Устройство для функционального контроля цифровых блоков Советский патент 1985 года по МПК G06F11/16 

и со счетным входом счетчика циклов выходы которого соединены с входами первой группы третьего блока сравнения, выходы второй группы которого соединены с выходами регистра числа циклов, выход третьего блока сравнения соединен с вторым входом управляемого генератор 1, выход которого соёдннёйс вторымвходом распредели,теля импульсов, входы третьей груп, пы которого соединены с выходами регистра режимов контроля, выходы первой группы распределителя импульсов соединены с управляющими входами счетчика тестов, счетчика циклов и третьего блока сравнения, входы второй группы распределителя соединены с входами первой группы каждого из 75 переключателей группы, входы второй группы каждого из которых соединены с выходами регистра адреса, выходы регистра начального теста соединены с информационными входами счетчика .тестов, выходы второй группы переключателей выходами первой группы блока управления, выходы счетчика тестов, вьгходы группы переключателей являются выходами второй группы блока управления, выход переключателя и выход третьего блока сравнения являются выходами третьей группы блока управления, выходы счетчика тестов, выход третьего блока сравнения и выходы регистра режимов контроля являются выходами четвертой группы блока управления.

1. УСТРОЙСТВО ДЛЯ ФУНКЦИОНАЛЬНОГО КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ, содержащее блок ввода информации, блок памяти, коммутатор, первый блок сравнения, блок управления, блок вывода информации, причем выход блока ввода информации соединен с информационным входом блока памяти, выходы первой группы которогосоединены с информационными входами первой группы коммутаторов, входы группы управления которого соединены с выходами первой группы блока управления, выходы второй группы которого соединены с входами группы управления блока памяти, выходы группы блока ввода информации соединены с входами блока управления, выходы третьей группы которого соединен с входами группы управления блока ввода информации, выходы четвертой группы блока управления соединены с входами первой группы блока вывода информации, входы второй группы которого соединены с выходами первого блока сравнения, входы первой группы которого соединены с выходами второй группы блока памяти,.информационные выходы первой группы и входы второй группы коммутаторов, являются группой выходов и группой входов устройства соответственно, отличающеес я тем, что, с целью повьшения быстродействия устройства, информационные входы группы блока памяти соединены, с информационными выходами второй группы коммутаторов, а выходы третьей группы блока памяти соединены с входами второй группы первого блока сравнения. 2. Устройство по п. 1, о т л и чающееся тем, что блок упi равления содержит регистр числа тес(Л тов, регистр начального теста, регистр числа циклов, регистр режима контроля, регистр адреса, счетчик тестов, счетчик циклов, второй и третий блоки сравнения, управляемый генератор, распределитель импульсов, переключатель, группу Ьереключателей, причем информационный и синхро а: низирующий входы регистра числа тестов, регистра начального теста, ре- 00 гистра числа циклов, регистра режима контроля, регистра адреса, первый ел вход yпpJ вляeмoгo генератора являются соответствующими входами блока управления, выход управляемого генератора соединен со счетным входом счетчика тестов, выходы которого соединены с входами первой группы второго блока сравнения, входы второй группы которого соединены с выходами регистра числа тестов, вход переключателя соединен с пганой питания, выход второго блока сравнения соединен с первым входом распределителя импульсов

Изобретение относится к цифровой вычислительной технике и может быть использовано для контроля и диагностики неисправностей быстродействующих цифровых логических узлов, включая большие БИС.

Цель изобретения - повышение быстродействия устройства.

На фиг. 1 приведена блок-схема предлагаемого устройства; на фиг. 2 - схема блока памяти; на фиг. 3 - схема блока управления; на фиг. 4 - схема коммутатора.

Устройство (фиг. 1) содержит блок 1 ввода информации , блока 2 памяти, коммутатор 3, блок 4 сравнения блок 5 управления, блок 6 вывода информации. Проверяемый блок 7 подключ,ется к устройству через коммутатор 3

Блок памяти (фиг. 2) разделен на две зоны: эталонов и тестов. Каждая из зон содержит субблоки 8 и 9 по числу выводов проверяемого цифрового узла. Блок 2 памяти содержит первый информационный вход 10, входы управляющей группы 1t, выходы второй группы 12, информационные входы второй группы 13, выходы первой группы 14, выходы третьей группы 15. Субблоки выполняют функции быстродействующего запоминающего устройства (ЗУ) с возможностями чтения и записи информации. Каждый субблок 8 содержит ЗУ с информационным входом и выходом и входы управляющей группы, которая состоит из адресных входов ЗУ, входов управления ЗУ, Каждый субблок 9 содержит ЗУ, входной коммутатор, обеспечивающий подключение первого или второго информационных входов к информационному входу ЗУ, выходной

коммутатор, обеспечивающий подключение, выхода ЗУ к первому или второму выходу субблока, входы управляющей группы.. Входы управляющей группы субблока 9 состоят из адресных входов

ЗУ, входов управления ЗУ, входов управления коммутаторами. Вход 10 бл.ока 2 соединен с информационным входом каждого субблока 8 и с первым информационным входом каждого субблока 9. Входы второй группы 13 являются вторыми информационными входами субблоко.в 9. Выходы второй группы 12 являются информационными выходами субблоков 8. Выходы первой группы 14.

являются первыми выходами субблоков 9. Входы группы 11 управления соединены с соответствующими входами кажого из субблоков 8 и 9.

Блок управления (фиг. 3) содержит

регистр 16 числа тестов, счетчик 17 тестов, второй блок 18 сравнения, упавляемый генератор 19, первый переключатель 20, счетчик 21 циклов, третий блок 22 сравнения, регистр 23 начального теста, регистр 24 числа циклов, регистр 25 режима контроля, регистр 26 адреса, распределитель 27 импульсов, вторую группу 28 пере ключателей, входы 29 блока, выходы первой группы 30, выходы второй группы 31, выходы третьей группы 32, выходы четвертой группы 33. Количество переключателей в группе 28 равно числу субблоков 8 и 9 в блоке 2 памяти. Коммутатор (фиг. 4) содержит узлы 34 коммутации по числу выводов проверяемого узла, входы управляющей группы 35, информационные выходы первой группы 36, информационные входы первойгруппы 37, информационные выходы второй группы 38, информационные входы второй группы 39.

Блок 1 ввода предназначен для вода, например, с перфоленты тестовой и управляющей информации. Каждый тестовый набор состоит из стимулов и эталонов. Стимулы - совокупность сигналов, подаваемых на входы проверяемого блока 7. Эталоны - совокупность сигналов, которые должны появиться на выходных контактах проверяемого блока в ответ на стимулы, если проверяемьй блок исправен. Управляющая информация определяет режим работы устройства, адреса начального и конечного тестовых наборов, число циклов при проведении теста, функции выводов проверяемого блока.

Устройство работает в трех режимах: записи тестовых наборов Запись проведения контроля Тест, сравнении результата контроля с эталонами Сравнение. Каждый вывод проверяемого блока вьшолняет функцию входного или выходного контакта.

Блок 2 памяти предназначен для хранения стимулов и эталонов, выдачи стимулов и фиксации выходных сигналов проверяемого блока.

Коммутатор 3 обеспечивает передачу стимулов на входные контакты проверяемого блока 7 и пер.едачу сигналов, появляющихся на выходах проверяемого блока 7, на входы блока 2 памяти.

Блок 4 сравнения осуществляет сравнение эталонов с реакциями проверяемого узла 7, фиксированными в блоке 2 памяти. Блок 5 управления служит для хранения управляющей информации и выдачи сигналов управления в блоки 1-3 и 6. Блок 6 вывода служит для печати результатов контроля

Устройство работает следующим образом.

По команде блока 5 управления от блока 1 ввода в блок 5 поступает информация, устанавливающая режим работы устройства Запись. В этом режиме в субблоки 8 записываются тестовые наборы, в субблоки 9 (подключение к входам проверяемого блока 7) записываются стимулы, а субблоки 9, подключенные к выходам проверяемого блока 7, обнуляются.

В режиме Запись происходит последовательное занесение тестовой информации в ЗУ каждого из субблоков 8 и 9. Последовательный набор каждого из субблоков для записи информации обеспечивается кодом, поочередно вводимым из блока 1 ввода в регистр 26 адреса блока 5 управления. Этот код определяет работу ЗУ выбранного субблока в режиме записи, в то время как ЗУ всех остальных субблоков работают в режиме хранения двоичной информации. Тестовая информация через вход 10 входного коммутатора выбранного субблока поступает на входы ЗУ и по сигналам управления записывается в ячейки памяти ЗУ с адресами, задаваемыми счетчиком 17 тестов блока 5 управления.

После записи тестовой информации в блок -2 памяти от блока 1 ввода в блок 5 управления поступает информация, устанавливающая режим работы усройства Тест. При этом в регистр 16 числа тестов заносится адрес ячеек памяти блока 2, в которых хранится конечный тестовый набор. В регистр 23 начального теста заносится адрес ячеек памяти блока 2., в которых хранится начальный тестовый набор, в регистр 24 циклов - код числа повторений тестов, в регистр 25 режима контроля - код, соответствующий режиму проведения контроля. В регистр 26 адреса заносится код, определяющий режим хранения информации в субблоках 8, записи информации с входов группы 13 в ЗУ субблоков 9, подключенных к выходам проверяемого узла, выдачи инфорь ации на выходы группы 14 из ЗУ субблоков 9, подключенных к входам проверяемого узла.

После занесения управляющей информации в регистры 23-26 блока 5 управления от блока 1 ввода в блок 5 поступает сигнал, разрешающий вьщачу последовательности прямоугольных импульсов управляемым генератором 19 Период следования прямоугольных импульсов устанавливается равным требуемому времени изменения стимулов на входах проверяемого блока 7.

В режиме работы Тест код, записанный в регистре 26 адреса, определяет для каждого субблока 9 один .из двух видов работы. Вид работы зависит от функции соединенного с соответствующим субблоком контакта проверяемого блока 7. При работе субблоков, подключенных к входному контакту блока 7, стимулы считываются из ЗУ субблоков и через выходные коммутаторы субблоков поступают на выходы группы 14 блока 2 памяти, а затем через узлы 34 коммутации и выходы первой группы 36 коммутации поступают на входы второй группы 13 блока 2 памяти. При работе субблоков 9, подключенных к выходному контакту блока 7, выходные реакции через входные коммутаторы субблоков 9 записывается в ЗУ соответствующих субблоков, фиксируясь в блоке 2 памяти. Контроль считается завершенным после И кратной вьщачи стимулов, расположенных между начальным и конечным тестовыми наборами, и фиксации соответствующих выходных реакций, где h - число повторений теста, записанное в регистре числа 24 циклов. При зав-ершении контроля на выходе узла 22 сравнения формируется сигнал окончения режима работы устройства Тест.

По сигналу завершения контроля от блока 1 ввода в. блок 5 поступает информация, устанавливающая режим работы устройства Сравнение, и включается устройство 6 вывода. В этом режиме происходит попарное считывание из блока 2 памяти и сравнение в блоке 4 тестовьк наборов, фиксированных в субблоках 8 и 9, с одинаковыми номерами. .

При несовпадении значений выходных реакций и стимулов из субблоков 9 с их эталонными значениями, записанными в субблок 8, блоком 6 распечатываются номера тестового набора и обозначаются номера выводов

проверяемого блока 7, на которых обнаружено несовпадение. Номер тестового набора, в котором обнаруживается неисправность поступает в блок 6 с выхода блока 5 управления, а номера контактов, на которых код набора не соответствует коду эталона, обозначаются номером позиции на распечатке. Режим работы устройства Сравнение заканчивается после сравнения с эталоном и анализа результата всех тестовых наборов.

5 Блок 5 управления работает следующим образом.

При нажатии кнопки Пуск на вход блока 1 ввода поступает сигнал начала работы. В регистр 25 от блока 1 ввода записывается код режима Запись, в регистр 23 заносится адрес начального тестового набора, в регистр 16 - адрес конечного тестового набора, в регистр 24 - код единичного числа повторений теста. В регистр 26 записывается код, определяющий режим записи информации первого субблока и режим хранения информации всех остальных субблоков. Затем от блока 1 ввода включается управляемый генератор 19. В исходном состоянии сигналы управления от. распределителя 27 импульсов фиксируют режим параллельного ввода информации счетчика 17 и обнуляют счетчик 21. После прихода первого импульса от генератора 19 на синхровход 17 происходит занесение информации из регистра 23 в счетчик 17 и перевод последнего в режим счета. Выходные сигнапы переключателей 28 обеспечивают работу выбранного субблока в режиме записи тестовой информации, поступающей от блока 1 ввода. При достижении счетчиком 17 адреса конечного тестового набора срабатывают блока 18 сравнения, счетчик 21 циклов и блок 22 сравнения. По выходному сигналу блока 22 происходит .выключение генератора 19. После этого счетчик 17 устанавливается в исходное состояние, в регистр 26 от блока 1 ввода поступает код, определяющий режим записи информации для очередного субблока, включается управляемый генератор 19 и проводится занесение тестовой информации в ОЗУ соответствующего субблока. При подготовке к режиму Тест в регистры 26, 23, 16, 24 и 25 от блока 1 ввода записывается управляющая информации. Сигналами управления от распределителя 27 импульсов счетчик 17 устанавливается в режим параллельного ввода информации, а счетчик 21 обнуляется. Контроль проверяемого блока 7 начинается после включения генератора 19 от блока 1 ввода. После прихода первого импульса от генератора 19 на синхровход счетчика 17 происходит занесение адреса начального теста из регистра 23 в счетчик 17 и перевод счетчика 17 в режим счёта. Выходные сигналы счетчи ка 17 поступают в субблоки 9 как адреса тестов. Выходные сигналы переключателей 28 обеспечивают ддя каждого субблока 9 и соединенного с ним узла 34 коммутации один из двух режимов работы в зависимости от функ ции, выполняемой соответствующим суб блоком 9. Вид функции (выдача стиму jj ,, j jfifj V tf 4- i,..-..-.ЛОВ или прием выходных реакций) субблока 9- определяется кодом, записанным в регистре 26. При достижении счетчиком 17 адреса конечного тестового набора срабатьгоает блок 18 сравнения, выходной сигнал которого увеличивает на едини цу содержимое счетчика 21 и через распределитель 27 импульсов переводи счетчик 17 в режим параллельного ввоа информации. Следующим синхроимпульсом от генератора 19 в счетчик 17 из регистра 23 записывается адрес начального тестового набора, счетчик 17 переводится в режим счета и начинается очередной цикл проведения теста. При достижении счетчиком 21 кода числа повторений теста срабатывает блок 22 сравнения, выходной сигнал которого отключает генератор 19 и сообщает блоку 1 ввода.о завершении режима Тест, От блока 1 ввода в регистр 25 поступает код режима Сравнение и блок 5 управления включает блок 6. От блока 1 ввода в регистр 23 записывается адрес начального тестового набора, в регистр 16 - адрес конечного тестового набора, в регистр 24 код единичного числа повторений. В регистр 26 заносится код, определяющий режим чтения информации двух ,. выбранных субблоков 8 и 9 и режим хранения информации для остальных субблоков, затем включается генератор 19 и формируются сигналы управления, обеспечивающие считывание из ОЗУ выбранных субблоков 8 и 9 всех тестовых наборов. Окончание режима Сравнение формируется по сигналу с выхода блока 22 сравнения.

Фиг Л