Устройство для вычисления модуля многомерного вектора Советский патент 1985 года по МПК G06F7/552 

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислительных системах оперирующих с число-импульсными цифровыми кодами. Цель изобретения - расширение области применения устройства путем обработки произвольного числа аргументов. На чертеже представлена структурная схема предлагаемого устройства. Устройство содержит вход 1 сброса устройства, первый триггер 2 И, второй элемент 3, первый п-разрядный счетчик 4, выход 5 модуля вектора устройства, схему 6 сравнения, элемент 7 задержки, группу элементов И 8, состоящую ИЗэлементов 8-1, 8-2, ..., 8-п, 2 п-разрядный второй счетчик 9 импульсов, второй элемент И 10, второй триггер 11, вход 12 аргументов, вход 13 ввода информации, вход 14 режима устройства, четвертый элемент И 15, третий элемент И 16, элемент ИЛИ 17, генератор 18 тактовых импульсов, первый элемент И 19, третий триггер 20, счетный вход 21 второго счетчика 9. Устройство работает следующим обраПеред началом вычислительного цикла первый счетчик 4, второй счетчик 9, первый 2 и третий 20 триггеры устанавливаются в нуль. Управляющий потенциал на входе признака управления режимом имеет уровень «О, счетчик 9 переводится в режим суммирования, третий элемент И 16 отключает генератор 18, а пятый элемент И 10 подключает счетный вход 21 счетчика 9 через элемент ИЛИ 17 .к выходу четвертого элемента И 15. На вход признака ввода информации подается управляющий уровень «О, элемент И 15 открывается и устройство оказывается подготовленным к приему число-импульсного кода первого преобразуемого числа. Первый импульс унитарного кода Хх проходит через элементы И 15 и ИЛИ 17, через элемент И 10 записывается в счетчик 9 код единицы, через элемент 7 задержки устанавливает триггер 2. Счетчик 4 при этом остается в исходном состоянии. Второй импульс кода Xi увеличивает содержимое счетчика 9 до двух и через открытый элемент И 3 поступает на счетный вход счетчика 4. Этот же импульс проходит через элемент задержки 7, открытый элемент 8-1, группы элементов И 8 на информационный вход счетчика 9, увеличивая результирующее содержание 9 до 4 и так далее. В устройстве используется известный алгоритм вычисления квадрата числа х., представленного число-импульсным кодом xt xi + 2,; После поступления на устройство пачки из Xj импульсов в 4 и 8 записываются коды соответственно х - 1 и х|. Перед квадрированием второй координаты Xg вектора счетчик 4 и триггер 2 устанавливаются в нулевое состояние. Аналогично описанному выще происходит возведение в квадрат числа х, причем получаемый при этом результат х суммируется в счетчике 9 с вычисленным ранее кодом числа X/ и так далее, так что после обработки кодов всех и координат п-мерного вектора в 9 хранится число N х|. Следующий этап работы устройства - определение искомого значения модуля пмерного вектора путем извлечения корня квадратного из полученной ранее величины N. Для этого на вход 13 подается потенциал «О, что вызывает блокировку входа 12. Производится установка счетчика 4 и первого триггера 2 в нулевое состояние. На вход 14 подается сигнал «1, второй элемент И 10 отключает счетный вход 21 счетчика 9 от выхода элемента ИЛИ 17, счетчик 9 переводится в режим вычитания, а И 16 открывается. По первому импульсу генератора 18 второй триггер 11 устанавливается в нуль, затем через элемент 7 в триггер 2 записывается единица. Одновременно деблокируется элемент И 3, который подключает счетный вход счетчика 4 к выходу э/.,гмента ИЛИ 17, а триггер 11 возвращается в исходное состояние. Длительность импульса на выходе этого триггера равна минимальному времени задержки элемента 7. По второму импульсу генератора 18 триггер 11 формирует аналогичный импульс, а в счетчик 4 записывается код единицы. Этот же импульс через элемент 7 задержки и через элемент И 8-1 вычитает из содержимого счетчика 9 две двоичных единицы. По третьему импульсу генератора 4 счетчика код увеличивается до двух, а из содержимого счетчика 9 вычитаются уже 4 двоичных единицы, и так далее. Для вычисления корня VN используется следующая формула: ,-,VHT V N -21: i в соответствии с (2) из входной величины N нужно последовательно вычитать числг 2, 4, 6... до тех пор, пока количество вычитаний, увеличенное на единицу, не сравняется или не превысит разность, полученную в результате очередного вычитания. При этом количество указанных вычитаний, увеличенное на единицу, равно искомому корню квадратному VN из исходного числа N. В данном случае количество вычитаний фиксируется в счетчике 4, а текущий результат вычитаний - в счетчике 9. Перед началом каждого очередного вычитания, которое происходит по соответствующему импульсу генератора 18, срабатывает первый счетчик 4, в нем появляется код с числа проведенных вычитаний, увеличенный на единицу. В это же время на выходе триггера 11 формируется короткий положительный импульс, поступающий на один из входов элемента И 19. На другие входы этого элемента подаются выходной сигнал схемы 6 сравнения и код старших разрядов второго счетНИНи.КиДС1 а IJ LU ИЛUdO U/IA - DlV pWlWS -1 J чика 9. Если содержимое счетчика 4 больще или равно содержимому счетчика 9, то на выходе схемы б сравнения и выходах. старших разрядов счетчика 9 появляется потенциал «1. Элемент И 19 срабатывает и устанавливает триггер 20, который блокирует элемент И 16. На выходах 5 устройства появляется параллельный двоичный код числа VN (I x) равного искомому значению модуля много Ul.,.j- .-- камерного вектора с декартовыми координатами xj. Вычислительный цикл устройства на этом заканчивается.

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МОДУЛЯ МНОГОМЕРНОГО ВЕКТОРА, содержащее первый п-разрядный счетчик, где п - размерность вектора, второй 2п-разрядный счетчик, группу элементов И, три триггера, элемент задержки, пять элементов И и элемент ИЛИ, причем вход сброса устройства соединен с одноименными входами первого и второго счетчиков, выходы разрядов первого счетчика - с первыми входами элементов И группы, вторые входы которых соединены с выходом элемента задержки и входом установки первого триггера, отличающееся тем, что, с целью расширения области применения устройства путем обработки произвольного числа аргументов, в него дополнительно введены генератор тактовых импульсов и схема срав нения, причем первая группа входов схемы сравнения соединена с выходами разрядов первого счетчика и является выходом модуля вектора устройства, вторая группа входов .схемы сравнения - с выходами п младших разрядов второго счетчика, инверсные выходы п старших разрядов которого соединены с п-входами первого элемента И, (п + 1)-вход которого соединен с выходом схемы управления, (п-ь2)-вход первого элемента И соединен с выходом второго триггера, вход сброса которого соединён с выходом элемента ИЛИ, с входом элемента задержки, с первым входом второго элемента И, выход которого соединен со счетным входом первого счетчика, а второй вход второго элемента И - с выходом первого триггера, вход сброса которого соединен с одноименным входом устройства, вход режима которого соединен с первым входом третьего элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, третий вход третьего элемента i И - с инверсным выходом третьего триггера, вход установки которого соединен с вы(Л ходом первого элемента И, а вход сброса - с одноименным входом устройства, вход ввода информации которого соединен с первым входом четвертого элемента И, второй вход которого является входом аргументов устройства, выход четвертого элемента И соединен с первым входом элемента ИЛИ, 1чЭ второй вход которого соединен с выходом третьего элемента И, выход элемента ИЛИ - с первым входом пятого элемента И, второй инверсный вход которого соединен с входом 00 режима устройства и входом управления со | суммированием и вычитанием второго счетчика, выход пятого элемента И соединен со счетным входом второго счетчика, информационные входы которого соединены с выходами элементов И группы.