Устройство для деления двоичных чисел Советский патент 1986 года по МПК G06F7/52 

выходом пятого элемента И блока управления, инверсный выход четвертого триггера которого соединен с входом выборки преобразователя унитарного кода в двоичньй, выход разрешения коррекциирегистра коррекции соединен с прямым выходом четвертого триггера блока управления и первыми входами шестого и седьмого элементов И блока управления, -а в блоке управления вход установки первого триггер соединен с первыми входами первого и восьмого элементов И и первым выходом генератора тактовых импульсов, второй выход которого соединен с первыми входами девятого и десятого эле- ментов И, а третий выход - с входом установки второго триггера, первым входом третьего элемента И и вторым входом седьмого элемента И, вы- ход которого соединен с первым входом третьего элемента ИЛИ, второй вход которого соединен с выходом девятого элемента И, второй вход которого соединен с вторым входом третьего элемента И, первым входом

1

Изобретение относится к цифровой вычислительной технике и может быт иг.пользовано для построения цифровы вычислительных машин.

Цель изобретения - сокращение аппаратурных затрат.

На фиг. 1 показана схема устройства для деления двоичных чисел; на фиг. 2 - схема блока управления; на фиг. 3 - временная диаграмма работы генератора тактовых импульсов.

Устройство для деления (фиг.1) содержит регистр 1 делимого, регистр 2 делителя, первый счетчик 3, сумматор 4, вспомогательный регистр 5, регистр 6 коррекции, группу 7 элементов И, преобразователь 8 унитарного кода в двоичный, генератор 9 тактовых импульсов, блек 10 управления, второй счетчик 11, дешифра- тор 12.

Блок 10 управления (фиг.2) содержит пять триггеров 13 - 17, три

14

четвертого элемента И и прямым выходом третьего триггера, вход установки которого соединен с выходом первого элемента ИЛИ, второй вход которого соединен с вторыми входами четвертого и шестого элементов И, первым входом пятого элемента И и выходом восьмого элемента И, второй вход которого соединен с прямым выходом первого триггера, инверсный выход которого соединен с вторым входом первого элемента И, инверсный выход второго триггера соединен с вторым входом второго элемента И, втрой вход пятого элемента И соединен с инверсным выходом третьего триггера и вторым входом десятого элемента И, выход которого соединен с входом установки пятого триггера, прямой выход которого соединен с входом установки четвертого триггера, вход сброса которого соединен с входом сброса пятого триггера и выходом второго элемента ИЛИ, третий вход которого соединен с выходом шестого элемента И.

элемента ИЛИ 18 - 20, десять элементов И 21 - 30.

Регистр 1 делимого, вспомогательный регистр 5 и счетчик 3 выполнены

сдвигающими.

Устройство работает следующим образом.

Сбрасывается счетчик 11, и через дешифратор 12 разрешается работа генератора 9. По первым трем импульсам СИ1, СИ2, СИЗ записывается делимое, делитель сбрасывает счетчик 3, устанавливается регистр 6 коррекции, сбрасывается вспомогательный регистр 5.

Затем записывается код с сумматора 4 во вспомогательный регистр 5, после чего происходит сдвиг на один разряд влево в регистре 5 и в регистре 1 делимого. После начальной установки

устройство отрабатывает N циклов определения разрядов частного. Каждый цикл состоит из шагов, .количест-. во которых определяется наличием и:;- версии переноса из сумматора.

По СИ1 в блоке 10 управления выдется импульс сдвига, по которому в счетчик 3 записывается предлагаемый разряд частного, который всегда равен единице. Код делителя и код со счетчика 3 поступают на входы группы 7 элементов И. Образованный унитарный код преобразуется в преобра- зователе 8 унитарного кода в двоичный. Полученный код суммируется с кодом вспомогательного регистра 5 на сумматоре 4.

Если отсутствует инверсия переноса из старшего разряда сумматора 4, то по СИ2 из блока 10 управления поступает импульс записи, по кото- рому во вспомогательный регистр 5 записываето,я сумма, а по СИЗ сдвигается регистр 1 делимого.

Если присутствует инверсия переноса, то это говорит о том, что разряд частного определен неверно. Тогда по очередному СИ1 блок 10 управления выдает импульс вычитания единицы в счетчике 3 и образованный в нем новый код, проходя через группу 7 элементов И, преобразователь 8 унитарного кода в двоичный, суммируется с кодом вспомогатель- ного регистра 5 на сумматоре 4.Если отсутствует инверсия переноса, что говорит о том, что разряд определен

203514- 4

верно, то по СИ2 импульс записи блока 10 управления записывает полученную сумму во вспомогательный регистр 5, а по СИЗ сдвигается ре- 5 гистр 1 делимого на один разряд влево.

Если же вновь присутствует инверсия nepeHocaj то была допущена

10

ошибка в (h-l)-M или (h-2)-M разряде, где и -определяемый разряд частного. Тогда по СИ2.прекращается поступление импульсов выборки преобразователя 8 .унитарного кода в

J5 двоичный, а на входы сумматора 4 поступает код с регистра 6 коррекции, в котором записана двоичная двойка. По СИЗ происходит запись суммы кода коррекции с кодом вспомога20 тельного регистра 5 в этот регистр. По очередному СИ1 вычитается едини- .ца из счетчика 3. По СИ2 новая сумма записывается во вспомогательный регистр 5, а по СИЗ сдвигается ре25 гистр 1 делимого.

Счетчик 11 после каждого сдвига делимого увеличивается на единицу. После того, как счетчик 11 сосчитает (h-i-1) цикл, где и- разрядность частного, дешифратор 12 запрещает работу генератора 9.

30

ii

Cfll

«ППЯЕ«

СН2

Редактор В.Петраш

Составитель Е.Захарченко Техред И.Асталош

Заказ 8417/51

Тираж 709Подписное

ВНШПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Корректор А.Обручар