Преобразователь двоично-десятичного кода в двоичный Советский патент 1986 года по МПК H03M7/12 

Изобретение относится к автоматике и цифровой вычислительной техник и может быть использовано при пострении преобразователей в вычислительных устройствах и устройствах обра- ботки данных.

Цель изобретения - увеличение быстродействия преобразователя.

На фиг. 1 приведена блок-схема предлагаемого преобразователя, со- держащего три декады; на фиг, 2 - схема блока коррекции.

Преобразователь содержит (фиг. 1 входы 1 преобразователя, сумматор 2 состоящий из последовательно вклю- ченных одноразрядных, сумматоров 3,выходы 4 преобразователя, блок 5 ко рекции, входы 6 блока 5 коррекции, выходы 7 блока 5 коррекции входного кода, блоки 8 промежуточного преоб- разования, осуществляющие преобразование одного десятичного разряда и выполненные на двоично-десятичных дешифраторах.

Блок 5 коррекции (фиг. 2) содержит группы элементов И 9 и ИЛИ 10. Группа элементов И 9 в совокупности с связями входов образует десятич- |ньй дешифратор 11, входы 12 двоично йесятичньпс дешифраторов.

Входы 1 преобразователя разделен по тетрадам: первая тетрада (входы

разряд единиц; вторая тетрада (входы 1) разряд десятков; треть тетрада (входы Ig ) разряд сотен преобразуемого числа. В каждой тетраде разряды двоично-десятичного кода расположены слева направо: 2 ,

„1 . oz 2

Работа преобразователя основана на принципе сложения двух чисел, выраженных в двоичном коде, в двоичном сумматоре.

Проанализируем числа, вьфаженные в двоичном и двоично-десятичном кодах.

Число 10 имеет следующие предсталения:

10,0 01010 ЮСОО.щ.

Если из этого числа, выраженного в двоично-десятичном коде, но записанного в виде двоичного кода, вычесть то же самое число, вьфаженное 3 двоичном коде, то получаем:

10000. 01010.

00110,

Число 001102 является дополнением к числу 01010 , чтобы просуммировав их, получить число ЮООО. Можно убедиться, что любое число, большее О, но меньшее 100, выраженно в двоичном коде, можно дополнить до числа, вьфаженного в двоично-десятичном коде, если воспользоваться формулой:

А 6 (Х-1),

-корректирующее число;

-порядковый номер десятка числа;

2 + 2 OIlOg - константа. Возьмем, например, число 95.

95ад 01011111. Порядковый номер десятка - 10.

где А X

МО

6 (10-1) 54

10

Сложим два двоичных

010111112 00110110,

10010101,

Если представить в виде двоично- десятичного числа, то

100101012,0 95,0. Для чисел от 100 до 999 корректирующее число рассчитывается по форму- ле:

А 6(Х-1) + 96(У-1) 6(Х-1 + + 6-16(У-1),

где У - порядковьй номер сотни числаJ 96,0 6„-16,о ( 2). 2 OIIOOOOOj- константа.

Для любого числа корректирукяцее число можно рассчитать по формуле:

.(;..,-(

или

vtk;

J-(i-n

(-г}

где А - корректирующее число;

у - количество десятичных разрядов

числа; j-(i-)- количество старших десятичных

разрядов; k- десятичное значение старших

десятичных разрядов. Поскольку в устройстве происходит преобразование двоично-десятичного кода в двоичный, то в нем должно осуществляться вычитание кодов. А именно из числа, выраженного в двоично-десятичном коде, но подаваемого в виде двоичного кода, вычитается корректирующее число, также подаваемое в виде двоичного кода. Для осуществления такой операции можно использовать двоичный сумматор. Чтобы осуществить операцию вычитания в сумматоре необходимо оба операнда представить в дополнительном коде. Так как первый операнд (двоично-де- сятичный код, подаваемый в виде двоичного кода) больше второго операнда (корректирующее число, подаваемое в виде двоичного кода), то сумма их будет всегда положительной. Дополнительный код первого слагаемого и суммы идентичен прямо му коду,

Ни код, поступающий на входы группы 1 преобразователя, ни код, образующийся на выходах сумматора 2, не требуют дополнительной обработки, а следовательно, и дополнительной аппаратуры, В общем случае дополнительный код второго слагаемого получает- ся путем замены во всех разрядах прямог

кода О на 1, а 1 на О и прибавления к младиему разряду 1.

В предлагаемом устройстве дополнительный код второй слагаемого вырабатывает блок коррекции входного кода. 1 переноса старшего разряда, образующаяся при сложении двух слагаемых в дополнительных кодах, не используется.

Пример . На входы 1 , 1., Т преобразователя поступает параллельный двоично-десятичный код числа 999 в виде 1001 1001 lOOIj.g. На вькод младшего разряда (2°) выходов преобразователя поступает 1. На первьм вход сумматора 3. поступает О, на

,- на 1, и

первый выход сумматора первый вход сумматора т.д. ..., на первый вход сумматора Зд 1 на первый вход сумматора 3.- О. Одновременно двоично-десятичный код тетрады десятков поступает на входы 12j и далее на двоично десятичный дешифратор 8 . Двоично- десятичный, код тетрады сотен поступает на входы 122 и далее на двоично- десятичный дешифратор 82 десятичных разрядов.

После дешифрации с девятого выхода двоично-десятичного дешифратора поступает через входы 6 блока

5 коррекции входного кода на первый вход, а с девятого выхода дешифрато- ра 8- поступает через входы Ь блока 5 коррекции входного кода на второй вход элемента И 9,, , который вырабатывает сигнал выборки корректирующего кода. С выхода элемента И 9 1 поступает на входы следующих

элементов

Юа, 10

или

10,.

10 : 10,

10.,

группы ly : , Единичные разряды

двоичного кода корректирующего числа

поступают 10,, 10б, 7,. 7,. 7

с элементов ИЛИ lOi , 10, Юд группы 10

на выходы

7о блока 5 коррекции i

1 л 2 3 6 9

и далее на вторые входы сумматоров 31, 3 , 3 , 3j , 3, сумматора 2 соответственно. Нулевые разряды двоичного кода корректирующего числа посту

ИЛИ 10, выходы li

10

Ют, 7,

пают с элементов

lOj группы 10 на вьгходы i, /5-, /7, 7g блока 5 коррекции входного, кода и далее на вторые входы сумматоров

- 4 - 5

венно.

7

Зд сумматора 2 соответст20

Таким образом, на первые входы

сумматоров 011001100,

3( + 3 поступает код , На

, . ,.а вторые входы сумматоров поступает код 1001001И. При суммировании на выходах, суммато-, ров 3(+ 3 сумматора 2 образуется код 1111100112 С учетом младшего разряда, передаваемого с входа преобразователя на его выход без обработки, на выход преобразователя пос-

тупает двоичный код 11111001112

99910 В случаях, когда при сложении двух операндов образуется 1 переноса в старшем разряде, т.е. в сумматоре 3 сумматора 2, - она не

используется.

Корректирующие коды для остальных входных чисел приведены в таблице.

Формула изобретения

1. Преобразователь двоично-десятичного кода в двоичный, содержащий И - 1 блоков промежуточного преобразования, где п - число десятичных разрядов входного кода, и сумматор, выходы которого являются выходами старших разрядов преобразователя, вход младшего разряда сумматора является выходом младшего разряда преобразователя, входы 1 -го ) десятичного разряда которого соединены с входами i -го блока промежуточного преобразования, а входы трех старших разрядов группы входов единиц соединены с первыми входами с первого по третий разрядов сумматора, отличающийся тем, что.

5 12217586

с целью увеличения быстродействия2. Преобразователь по п. 1, о тпреобразователя, в него введен блокли чающийся тем, что в не м

коррекции, ( 1 -1)-я группа входовблок коррекции содержит десятичный

которого соединена соответственно сдешифратор и группу элементов ИЛИ,

вькодами ( i -1)-го блока промежуточно-5выходы которых являются выходами

го преобразования, который выполненблока коррекции, причем )с -и выход

в виде двоично-десятичного, дешифра-десятичного дешифратора (k-1тора, двоичные входы 1-го десятич-() соединен с входом т -х

ного разряда преобразователя, кромеэлементов ИЛИ группы, для которых вывходов двух старших двоичных разрядовto полнено условие соединены соответственно с первыми

входами с 4( -1)-го по (4 1-1)-й/ m+i Г J: q,.z

разрядов сумматора,втораягрjrnna вхо-(2 51 I

гтпп Г хгмкгат лпа г г оттггиге ггга г ч MV л т о ил г лг1«. 1 1 1 J

Редактор И. Касарда

Составитель М. Аршавский

Техред Д.Олейник Корректор М.Самборская

Заказ 1621/60 Тираж 816Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

(риг. 2

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей в вычислительных устройствах и устройствах обработки данных. Цель изобретения - повышение быстродействия преобразователя - достигается за счет введения блока коррекции, входы которого соединены с выходами блоков промежуточного преобразования, а выходы соединены с первыми входами сумматора вторые входы которого соединены с входами преобразователя, причем блок коррекции содержит дешифратор десятков и шифратор, входы которого соединены с выходами дешифратора. Это позволяет осуществить прямую коррекцию выходного кода в зависимости от числа десятков во входном коде. 1 з.п. ф-лы, 2 ил, табл. (Л С