Цифровой умножитель частоты следования импульсов Советский патент 1986 года по МПК H03B19/00 G06F7/62 

ts5

to

О5

сз:

Изобретение относится к автоматике и контрольно-измерительной техни- ке и может быть использовано в частности, для контроля точности преобра зователя угол-код.

Цель изобретеггия - повьтаение надежности работы умножителя за счет .снижения возможности сбоев.

На чертеже представлена структурная схема цифро1зого уг-шожителя частоты следования импульсов.

Пдфровой умножитель частоты содержит генератор 1 опорной частоть:, делитель 2 частоты, счетчик 3s регистр 4, счетчик 55 дешифратор 6 нуля, формирователь 7 импульсов, элекент И 8, дешифратор 9 нуля, счетчик 10, схему 11 сравнения, регистр 12 триггер 13, элемент И 145, элемент ИЛИ 15 и формирователь 16 импульсов..

Умножитель работает следующим об- .разом.

На входную шину поступает периодический входной сигнал, из которого формирователем 16 импульсов формируются узкие управляюище импульсыj обеспечивающие синхронизацию работы делителя 2 частоты счетчиков 3 и 10 и регистров 4 и 12. Сигнал генератора J опорной частоты через 2 частоты поступает на вход счетчика 3 в котором формируется кодз . пропорциональный периоду входного сигнала. Этот код записывается в регистр 4 и хранится там в пос ледзтощего периода входного сигнала„ Б счетчик 5 записывается инверсное значение кода предыдутцего периода, умножаемой частоты, xpai-швшейся в регистре 4. Дешифратором 6 фиксируются состояния логическьтс единиц разрядов счетчика 5„ В этом сщгчае код, переписанный инверсно из регистра 4, дополняется до состояния лошческшс ед1-шшд во всех разрядах счетчика 5 при помощи сигналов генератора 1 опорной частоты, поступающюс через элемент И 14 на суммирующий вход счетчика 5« При этом количес;тво импульсов пропорционально коду регистра 4, Дешифратор б формирует сигнал разрешения записи и далее щюцесс повторяется. Так как на счетчик 3 импульсов поступает сигнал гастотой в N раз меньше 5 чем частота генератора 1 опорной частоты, то на выходе умножителя формируются иьгпульсы,, период следования которых в N раз

меньше периода входного сигнала, частота которого подлежит умножению, . коэффициент умножения N умножи- те.ля определяется козффициентом деления делителя 2 частоты.

Ио окончании периода входного сиг- ка.па в делителе 2 частоты формируется код. пропорциональный ошибке изме- ре.ния периода входного сигнала счетчика 3 импульсов. Этот код записывается в регистр 12. Счетчик 10 уста- иазливается в исходное состояние сиг- на.лом с выхода формирователя 16, а затем считает импульсы с выхода злемента И 8. Формирующийся в счетчике 10 импульсов К-разрядный код по параллельным шинам подается на одну группу входов схемь 11 сравнения, на другуги группу входов которой поступает К-разрядний код с регистра 12. Иа выходе схемы 1 сравнения формируется узкий импульс в момент совпадения К-го разряда регистра 12 и пер- зого разряда счетчика 10 импульсов

или (К-1)-го, второго или (К-2), третьего разрядов и так далее. Этот им- пу.пьс устанавливает триггер 13 в нулевое состояние, запрещая прохожде- кие импульсов через элемент И 14 на

вход счетчика 5. По заднему фронту следуюшего импульса генератора 1 опорной частоты триггер 13 устанавливается в единичное состояние, обеспечивая прохождение остальных имПУЛЬСОВ на счетчик 5 импульсов. Та

КИМ образом, коррекция периода выходного сигнала осуществляется путем запрета прохождения одного импульса генератора I опорной частоты через

элекент И 4 на счетчик 5, т.е. путем у)зеличения соответствующего периода выходного сигнала на один дискрет опорной частоты. При этом коррекция осуществляется в периодах выходного

с йгнала за период входного сигнала равномерно. Количество корректируе- мьпс периодов выходного сигнала пропорционально величине кода, хранящегося в регистре 12, т.е. погрешности

измерения периода входного сигнала счетчиком 3 импульсов.

Синхронизация выходного и входного сигналов, обеспечивающая исключение фазового набега, осуществляется при помощи дешифратора 9, элементы И 8 и ИЛИ 15. Дешифратор 9 выделяет на счб .тчике 10 комбинацию (N-1) состояний s запрещает прохождение N-ro

импульса с формирователя 7 через элементы И 8 и ИЛИ 15 на выход умножителя, через другой вход элемента ИЛИ 15 в качестве N-ro импульса проходит, пронормированный формирователем 16, сигнал, подлежащий умножению. Входным сигналом с формирователя 16 также обнуляется счетчик 10 и дешифратор 9 снимает Запрет с элемента И 8, разрешая дальнейшее прохождение импульсов с формирователя 7 через элемент ИЛИ 15 на выход умножителя.- При отсутствии указанного входного сигнала счетчик 10 останавливается в состоянии (N-1) и сигналы на выхо- де умножителя отсутствуют за счет блокирования дешифратором 9 до поступления входного сигнала.

Формула изобретения

Цифровой умножитель частоты следования импульсов, содержащий генератор опорной частоты, делитель частоты, первый, второй и третий счетчики первый и второй регистры, первый и второй дешифраторы нуля, схему сравнения, первый и второй формирователи импульсов, первый и второй элементы И, элемент ИЛИ, триггер, причем выход генератора опорной частоты соединен с информационным входом делителя час- т&ты, выход которого соединен со счет нь1м входом первого счетчика, разрядные выходы которого подключены к разрядным входам первого регистра, раз- рДцные вьпсоды которого подключены к разрядным входам второго счетчика, разрядные выходы которого соединены

с входами первого дешифратора нуля, выход которого соединен с входом первого формирователя импульсов,выход которого соединен с первым входом первого элемента И, второй вхор которого соединен с выходом второго дешифратора нуля, входы которого соединены с разрядными выходами третьего счетчика, разрядные выходы делителя частоты подключены к разрядным входам второго регистра, разрядные выходы которого подключены к входам первой группы схемы сравнения входы второй группы которой соединены с разрядными выходами третьего счетчика, выход схемы сравнения подключен к входу установки в О триггера, прямой выход триггера соединен с первым входом второго элемента И, второй вход которого соединен с выходом генератора опорной частоты и входом синхронизации триггера, выход второго элемента И соединен со счетным входом второго счетчика, вход -записи которого соединен с входом синхронизации схемы сравнения и выходом элемента ИЛИ, первый вход элемента ИЛИ соединен с выходом первого элемента И, а второй вход - с входами установки в О делителя частоты, первого и третьего счетчиков, с входами, записи первого и второго регистров и выходом второго формирователя импульсов, отлич ающийся тем, что, с целью повьш1ения надежности работы умножителя за счет снижения возможности сбоев, выход первого элемента И соединен со счетным входом третьего счетчика импульсов.

Редактор Н.Рогулич

Составитель А.Клюев Техред Л.Олейник

Заказ 2145/56 Тираж 816Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Корректор Е.Рошко

Изобретение относится к области автоматики и контрольно-измерительной техники и может быть использовано, в частности, для проверки ти преобразования угол-код. Цель изобретения - повьшение надежности работы устройства за счет снижения возможности сбоев. Устройство содержит генератор опорной частоты, делитель частоты, три счетчика импульсов, два регистра, два дешифратора, схему сравнения, два формирователя импульсов, два злемента И, элемент ИЛИ и триггер. Новым в устройстве является соединение выхода первого элемента И со счетным входом третьего счетчика импульсов. 1 ил.