Устройство мажоритарного декодирования Советский патент 1986 года по МПК H03M13/43 

Изобретение относится к вычислительной технике и может, быть использовано при построении устройств для передачи и обработки информации.

Цель изобретения - повышение функ- циональной надежности устройства за счет упрощения схемы коммутации поверочных символов.

На фиг. 1 представлена .структурая схема устройства для мажоритарного декодирования; на фиг. 2 - схе- ма блока управления; на фиг. 3 - временные соотношения входных сигналов и импульсов управления,

Устройство мажоритарного декодирования содержит кольцевой регистр 1, блок 2 коррекции, блок 3 элементов 4 памяти, блок 5 мажоритарных элементов 6, блок 7 сумматоров 8, блок 9 управления, который содержит одно- вибраторы 10-12, элементы И 13-15, триггеры 16-18. Вход элпуска, тактовый и информационный входы-блока 9 управления соединены с входами 19 и 20 запуска и синхронизации соответственно и информационным входом 21 устройства.

10

+ а.

а, + а

е

+ а

а.

+ а, +

11 1 а,5; а,

а.га„ + а

1

Аналогичная система может быть составлена относительно любого из символов. Эти системы уравнений определяют связи входов сумматоров с выходами элементов 4 памяти. Процесс декодирования начинается с приходом импульса на вход 19 запуска устройства (фиг. За), который соответствует началу кодовой посьшки. Этот им- пуЛьс поступает на установочные входы блока 5 мажоритарных элементов 6 и устанавливает их в нулевое состоя- .ние, а также на вход запуска блока 9 управления и устанавливает триггеры 16 и 18 в единичное состояние. Потенциал с выхода триггера 16 (фиг, 36), поступая на вход сброса кольцевого регистра 1, устанавливает его в нулевое состояние и запрещает прохождение импульсов входного кода и импульсов разрешения выборки через .элементы И 13 и 14. Импульсы тактовой частоты поступают на вход одновибратора 12, который.формирует

Устройство работает следующим образом.

Декодирование осуществляется по принципу голосования (мажоритарное декодирование) с использованием системы разделенных проверок.

Устройство декодирует циклические коды, образующиеся путем умножения по модулю два двоичного кода длиной h (информационная часть) на циклическую последовательность, постоянную для данного кода, которая содержит все возможные h-членные комбинации. .

Рассмотрим работу устройства мажоритарного декодирования на примерах декодирования кода 31.6.7, который позволяет исправить семь ошибок и обнаружить восемь ошибок. Для данного кода имеют следующие правила кодирования:

а,

а, + ч а„ ;

а

30

а« +

7

аз, а 2,+ а,д.

а,

а.

В соответствие с правилами кодирования имеют следующую систему поверочных соотношений для символа:

а, + а.

а, + а,; а,

V -- а : а

13 27 ,

28; J

16

25

- а,+

1 а,

а + а, г -

зо.

31

по заднему фронту импульс записи необходимой длительности. Импульс с выхода одновибратора 12 (фиг. Зв), поступая на входы разрешения записи, производит запись во все элементы 4

памяти нулевого значения инфо-рмации, поступающей на их входы (фиг. Зд) с выхода элемента И 14. Запись про - изводится по нулевому адресу, формируемому на выходах кольцевого регистра 1. Одновибраторы 10 и 11 по переднему фронту импульса тактовой частоты (фиг. Зж) вырабатывают им- :пульс выборки блока 3 элементов 4 памяти и блока 2 коррекции, который

в данном случае не проходит через закрытый элемент И 13. Задним фронтом импульса с одновибратора 12 триггер 16 устанавливается в исходное состояние и снимает потенциал

запрета с элементов И 13 и 14, а триггер 17 устанавливается в единичное состояние. Потенциал с триггера 17 (фиг. Зг), поступая на уста- i

3; 1249708

новочный вход кольцевого регистра 1, переводит его в состояниеlOOOO, что соответствует обработке символа а. Задним фронтом импул ьса с одновибра- тора 11 триггер 17 устанавливается в 5 Исходное состояние, а кольцевой регистр 1 переходит в режим последовательного сдвига, Элементы И 13 и 14 открЕ ты разрешающим потенциалом с триггеров 16 и 18.

Входной код с информационного входа 21 устройства (фиг. Зе) поступает на первые входы блока 7 сзжматоров 8. По переднему фронту импульсов тактовой частоты по адресу, поступающему 15 с кольцевого регистра 1, производится выборка содержимого элементов 4 памяти и считанная информация поступает на вторые входы блока 7 сумматоров 8...

После проведения операхцш Чтение по заднему фронту импульса тактовой частоты производится операция записи и значение разряда входного кода за- письгоается в блок 3 элементов 4 па- 25 мяти. В следующем такте цикл повторяется, причем в каясдом такте по переднему фронту импульса тактовой частоты производится.сдвиг на один разряд влево содержания кольцевого ре- зо 22 гистра 1, состояние на выходах которого изменяется согласно табл. 1.

.. Т а б л и ц а 1

Такт

Значения выходных разрядов кольцевого регистра

.:-L- i--bi.....

1

2

3

4

5

б

7

8

9

0

1

О

О

О

О

1

О

О

1

О

О 1

О О О

о 1

о о

1

о о 1

о о 1

о I I о

о о о 1 о о 1

0.

1 1

о

о

о

о

1

о

о

1

о

1

Продолжение табл. 1

29 30

31

о 1

о

I о

1 о

о

о 1

1 о

Выходные значения разрядов коль- |цевого регистра 1 (см. табл. 1)-содержат признаки наличия информационных символов, которые на данный мо- . мент присутствуют в разряде посл.едо- вательного кода, при этом адресными сигналами для блока 3 а . информаци- .онного символа являются выходные раз- ряды кольцевого регистра 1, кроме

7

ют второго слагаемого. Блок 2 корре 1щей формирует для HPIX.импульс опроса блока 7 сумматоров 8 по их поступлению на -второй.вход блока 7 суматоров, а с элемента 4 памяти в эт случае по нулевому адресу поступает нулевое значение информации. Запись нулевой информации производится в предыдущем такте по приходу импульса начала преобразования.

После ббр-аботки всех разрядов кода срабатывает элемент И 15 блока управления. Задним фронтом импульса с элемента И 15 триггер 18 устанавливается в исходное состояние и закрывает элементы И 13 и 14. Запись в .элементы 4 производится только ну .левой информации, опрос блока 7 сумматоров 8 не производится. Цикл обработки кода,закончен.

Формула изобретения

. 1.Устройство мажоритарного де- кодирования, содержащее блок управ- Ленин, блок сумматоров и блок мажо- ритарньк элементов, выходы которого являются выходами устройства, а входы соединены с соответствующими выходами блока сумматоров,. тактовый -вход блока управления подключен к .входу синхронизации устройства, о т- л и, ч а ю щ е е с я тем, .что, с целью повьшения функциональной надеж- ности, в него введены блок коррек- .ции, блок элементов памяти и кольцевой регистр, тактовый вход которого подключен к входу синхронизации устройства, а информационные выходы соединены с соответствуюпшми адресными третьего элемента И, выход которого .входами блока элементов памяти,блока соединен с R-входом третьего триг- управления и блока коррекции, выходы . гера, выход которого соединен с вто- блока коррекции подключены к соответ- рыми входами первого и второ го эле- ствующим управляющим входам блока ментов И, вькод второго триггера со45 единен с S -входом первого триггер а и третьими входами первого и второго элементов И и является третьим выходом блока управления, четвертым вы-- ; ходом которого является выход перво- 5Q го триггера. .

Л

сумматоров, первые входы которого . объеди нены с информационным входом блока управления и подключены к йн- формационному входу устройства, вторые входы блока сумматоров подКлюче- lai к соответствующим выходам блока

8

0

элемент.ов памяти, вход разрешения выборки которого объединен с входом разрешения выборки блока коррекции и , подключен к первому выходу блока уп- 5 равления,-второй выход которого соединен с входом разрешения записи блока элементов памяти, третий и четвертый выходы блока управления соединены соответственно с входом сброса . и установочным входом кольцевого регистра, информационные входы блока . .элементов памяти подключены к информационному выходу блока утгравления, вход запуска которого объединен с S входами установки блока мажоритарных элементов и является входом запуска устройства. . .

2. Устройство по п. 1, о т л и - чающееся тем, что, блок управления содержит три триггера, три. элемента И и три одновибратора, так- товьй вход блока управления соединен с входами первого и второго одновяб раторов, выход первого одновибратора через третий одновибратор соединен сR гвходом первого триггера и первым. входом первого элемента Н, выход ко- . торого является первым вьпсодом блока управления, выход второго одновйбра-. тора соединен сR -входом второго триггера и является вторым выходом блока управления, i-входы второго и третьего триггеров объединены и являются входом запуска блока управления, информационным входом и. выходом которого являются соответственно первый вход и выход второго - элемента И,, адресные входы блока- управления со- - единены с соответствующими входами

0

5

0

5

5 Qj %3

f-i

«v

l::

«j

Изобретение относится к вычислительной технике и может быть исаользовано при построении устройств для передачи и обработки информации. Изобретение позволяет повысить функциональную надежность устройства за счет упрощения схемы коммутации поверочных кодов. Устройство мажоритарного декодирования содержит кольцевой регистр, блок коррекции, блок элементов памяти, бло1 мажоритарных элементов, блок сумматоров, блок управления, состоящий из одновибрато- ров, элементов И, триггеров, вход запуска, вход синхронизации и информационный вход. 1 з.п.ф-лы, 3 ил. to 4;; ;о

Редактор H. Бобкова

Составитель Г. Козуля

Техред В. Кадар Корректор А. Зимокосов

Заказ 4339/59 Тираж 816 Подписное ВНИППИ Государственноло комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4