Устройство коррекции Советский патент 1986 года по МПК H04B3/04 

ментной комбинации дельта-последовательности адреса набора весовых коэф., хранящегося в БП 7 и соответствующего типу искажений аппроксимирующего сигнала. БП 7 хранят числа, представляющие собой двоично-закодированные значения весовых коэф. и образующих N-элементную импульсную

Изобретение относится к электро - связи и предназначено для улучшения качества воспроизведения сигналов в системах связи с линейной и адаптивной дельта-модуляцией.

Цель изобретения - повьппение точности коррекции.

На чертеже представлена структурная электрическая схема устройства коррекции.

Устройство содержит дискретный вход 1, аналоговый вход 2, первый регистр 3 сдвига, аналого-цифровой преобразователь 4, сумматоры 5 по модулю два, блок 6 синхронизации, блоки 7 памяти, второй 8 и третий 9 регистры сдвига, перемножитель 10, сумматор 11 и регистр 12 хранения.

Устройство коррекции работает следующим образом.

Импульсный сигнал из линии связи на приемной стороне дельта-модуляционной системы поступает с дискретного входа 1 на вход второго регистра 8 сдвига. Каждьй цикл работы устройства коррекции начинается с приходом на дискретный вход 1 очередного элемента импульсной последовательности.

Второй регистр 8 сдвига предназна- чен для хранения последних N элементов входной двоичной последовательности.

Сумматоры 5 по модулю два 1редназ- начены для формирования из N-элемент- ной комбинации дельта-последовательности адреса набора весовых коэффициентов, хранящегося в блоках 7 памяти и соответствующего типу искажений аппроксимирующего сигнала.

Блоки 7 памяти необходимы для хранения чисел, предстаплякяцих собой двоично закодированные значения весох-ку, соответствующую определенному типу искажении. PC 9 предназначен для хранения в пределах одного такта работы значений выбранных весовых коэф. и сдвига этих значений для их последовательного перемножения с отсчетами аппроксимирующего сигнала, которые хранятся в PC 3. 1 ил.

вых коэффициентов и образующих Н-эле-т ментную импульсную характеристику, соответствующую определенному типу искажений.

Третий регистр 9 сдвига предназначен для хранения в пределах одного такта работы значений выбранных весовых коэффициентов и сдвига этих значений для их последовательного перемножения с отсчетами аппроксимирующего сигнала, которые хранятся в пер- чом регистре 3 сдвига.

Каждый элемент входной импульсной

последовательности с помощью сигнала записи запоминается во втором регистре 8 сдвига, все предыдущие элементы в котором в этот момент сдвигаются. Таким образом, содержимое второго регистра 8 сдвига обновляется на один элемент за каждый такт работы декодера. Тип искажений аппроксимирующего сигнала отражается в структуре конеч- ных N-элементных комбинаций дельтапоследовательности. Количество воз п можных вариантов искажений определяется разрядностью N второго регистра 8 сдвига и равно 2 . Однако за счет того, что инверсные комбинации свидетельствуют об одном и том же характере искажений возрастающей и убывающей волны, которому соответствует одна импульсная характеристика, становится возможным уменьшить максимальный адрес блоков памяти вдвое. Сумматоры 5 по модулю 2 не изменяют значения адреса при нулевом значении на .N-M выходе второго регистра 8 сдвига (старший разряд) и инвертируют двоичный код адреса, когда на его N-M выходе оказывается единица, указывающая на то, что значение адреса превышает число 2 - 1. С приходом на адресные .

входы блоков 7 памяти очередного значения адреса на их информационны выходах появляются отсчеты импульсной характеристики, выбранной для обработки аппроксимирующего сигнала В процедуре коррекции могут принимать участие не все N отсчетов аппроксимирующего сигнала, храняни1еся в первом регистре сдвига. Поэтому число вторых блоков памяти может быть меньше или равно N. Соответственно этому числу количество эле- .ментов задержки первого регистра сдвига 3 тоже будет меньше или равн N. При выявлении определенной входной импульсной комбинации в третий регистр 9 сдвига будут записаны соответствующие двоичные коды весовых коэффициентов. Эти коды последовательно с помощью сдвигающих импульсов перемножаются с двоичными кодами соответствующих отсчетов аппроксимирующего сигнала и результаты поступают на последовательно соединенные сумматор 11 и регистр 12 хранения, где происходит накопление произведений. После окончания процедуры накопления, результат, представляющий собой откорректированное значение одного отсчета аппроксимирующего сиг

нала, может быть считан в цифроана- логовый преобразователь (не показан) или в цифровом виде поступать на вы-г; ход устройства коррекции.

Формула изобретения

Устройство коррекции, содержащее последовательно соединенные первый регистр сдвига, перемножитель, сумматор и регистр хранения, выход которого является выходом устройства коррекци: , и блок синхронизации, при

Составитель Ш.Эвьян Редактор Л.Ко зориз Техред Л.Сердюкова Корректор А.Зимокосов

.. - - - - --. - -« «« - --- ««- ...- -.-«-;.-в |.ввв..-.. -..в.- --.. - -

Заказ 4631/57 Тираж 624Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Произродственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

0

5

5

0

Q

5

этом выход первого регистра сдвига соединен со своим первым входом, выход регистра хранения соединен с втб- рым входом сумматора, отличающееся тем4 что, с целью повышения точности коррекции, введены второй регистр сдвига, первый вход которого является дискретным входом устройства коррекции, (N - 1) сумматоров по модулю два, N блоков, памяти, третий регистр сдвига и аналого-цифровой преобразователь, первый вход которого является аналоговым входом устройства коррекции, при этом каждый из (N - 1) выходов второго регистра сдвига соединен с первым входом соответствукщего сумматора по модулю два, объединенные вторые вхо-, ды которых соединены с N-M выходом второго регистра сдвига, а выходы соединены с объединенными соответ- ствукнцими входами блоков памяти, выходы каждого из которых соединены с соответствующию входами третьего регистра ср.аига, выход которого соединен с вторым входом перемножителя, вькод аналого-цифрового преобразователя соединен с вторым входом первого регистра сдвига, первый тактовый вход которого соединен с первым тактовым входом третьего регистра сдвига и с первым вьрсодом блока синхронизации, второй выход которого соединен с объединенными тактовыми входами второго регистра сдвига, аналого-цифрового преобразователя и с первым тактовым входом регистра хранения, второй тактовый вход которого соединен с третьим выходом блока синхрониза1щи, четвертый выход которого соединен с ; объединенными вторыми входами первого и третьего регистров сдвига.

Изобретение относится к электросвязи и предназначено для улучшения качества воспроизведения сигналов в системах связи с линейной и адаптивной дельта-модуляцией. Цель изобретения - повьшение точности коррекции. Устройство содержит дискретный вход 1, аналоговый вход 2, регистр 3 сдвига (PC), АЦП 4, сумма- торы 5 (С) по модулю два, блок 6 синхронизации, блок 7 памяти (БП), PC 8 и 9, перемножители 10, С 11, регистр 12 хранения. Импульсный сигнал из линии связи на приемной сто- ; роне дельта-модуляц.системы поступает с входа 1 на вход PC 8, предназначенный для хранения последних N элементов входной двоичной последовательности. С 5 формируют из N-эле(Л Na N9 СП 1ч9 СО nj СО