Микропрограммное устройство управления Советский патент 1986 года по МПК G06F9/22 

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых вычислительных системах, а также тзр- минальной аппаратуре.

Целью изобретения является расширение функциональных возможностей устройства путем управления анализом изменений входных сигналов.

На фиг. 1 изображена функциональная схема микропрограммного устройства управления; на фиг. 2 - функциональная схема блока синхронизации; на фиг. 3 - функциональная схема, формирователя адресов микрокоманд; на фиг. 4 - пример технический реализации схемы определения адреса следующей микрокоманды; на фиг. 5 - таблица истинности схемы определения адреса следующей микрокоманды: на фиг. 6 - формат микрокоманды; на фиг. 7 - временные диаграммы, илда- стрирующие работу устройства; на фиг. 8 - функциональная схема схемы сравнения.

Микропрограммное устройство управления (фиг. 1) имеет первую и вторую группы 1 и 2 входов условий, группу 3 входов кода команды, вход 4 начальной установки, содержит первый и второй мультиплексоры 5 и б условий , мультиплексор 7 команды, первый элемент ИЖ 8, группу 9 триггеров условий, регистры 10 адреса 11 УСЛОВИЙ, мультиплексор 12 адреса, формирователь 13 адресов микроко- Манд, схему 14 сравнения, второй элемент И 15, первый элемент 16 задержки, блок 17 памяти микрокоманд, блок 18 синхронизации, второй элемент 19 задержки, первый элемент И 20, триггер 21 результата, группу 22 мельтиплексоров и имеет группу 23 выходов,

Блок 18 синхронизации (фиг. 2) имеет вход 24 управления режимом, вход 25 запуска, содержит счетный триггер 26, элемент 27 задержкиj первый и второй мультиплексоры 28 и 29, первый, второй, третий и четвертый генераторы 30-33 импульсов, первый и второй элементы ИЛИ 34 и 35 и имеет второй и первый выходы 36 и 37.

Формирователь 13 адресов микрокоманд (фиг. 3) имеет вход 38 управления адресным переходом, вход 39 Признака перехода, вход 40 начальной

20

25

1260953

установки, первую и вторую группы 41 и 42 информационных входов, вход 43 синхронизации, содержит первый и второй элементы И 44 и 45, первый 5 и третий триггеры 46-48, регистр 49 команд, схему 50 определения адреса следующей микрокоманды, регистр 51 адреса и имеет группу j2 выходов.

Схема 50 определения следующего адреса .(фиг. 4 и 5) имеет адресные входы 53.0, ..., 53.6, входы 54,0.... 54.7 команды, выход 55 записи в регистр 49 команд, содержит девять мультиплексоров 5б-64, девять эле- 5 ментов 2И-ИЛИ 65, элемент И 66 и имеет входы 67-70, соответствующие выходам регистра 49 команд, выходы 71-73 признаков, соответствующие выходам триггеров 46-48, входы 74- 82, со6тветствую цие выходам регистра 51 адреса, вход 83 начальной установки, соответствующий входу 40 начальной установки на функциональной схеме формирователя 13 (фиг. 3), выходы 84-92.

Символом X на фиг. 5 обозначено безразличное состояние.

Формат микрокоманды (фиг. 6) содержит семь полей 93-99. Поля 93 и 94 включают группы разрядов микрокоманды, которым соответствуют выходы управления адресным переходом блока 17 памяти микрокоманд. Поле 95

«

включает группу разрядов микроко35 манды, которой соответствует группа адресных выходов блока 17, и предназначено для формирования адреса следующей микрокоманды. Поле 96 включает разряд, которому соответ 0 ствует первый адресный выход блока 17, и предназначено для формирования адреса следующей микрокоманды. Поле 97 включает разряд блокировки, которому соответсвует выход признака

45 режима блока 17. Поле 98 включает группу разрядов, которым соответствуют выходы маски блока 17, и предназначено для управления анализом изменения входных сигналов. Поле

50 99 включает группу разрядов, которым соответствуют выходы кода микроопераций блока 17;

На фиг. 7 приняты следующие обоз- начения: сигналы 100 на входах груп55 пы 9 триггеров; сигнал 101 с выхода разряда блокировки блока 17; сигнал

102на выходе элемента 15; сигнал

103на выходе элемента 20; сигнал

30

104 на выходе элемента 19: сигнал 105 на инверсном выходе триггера 21; сигналы 106 и 107 со второго и первого выходов блока 18 синхронизации

Схема 14 сравнения (фиг, 8) содержит группу 108 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент ИЛИ 109,

Устройство работает следующим об,разом.

Для привидения устройства в исходное состояние на его вход 4 подается сигнал начальной установки, которым регистры 10 и 11, а также группа 9 триггеров переводятся в нулевое состояние, и по которому блок 18 начинает вырабатывать серии тактовых сигналов 106 и 107, Кроме того по сигналу начальной установки в формирователь 13 заносится первый исполнительный адрес микропрограммы, поступающий на первые информационные входы с выходов мультиплексора 7, Этот адрес, появляется на выходах формирователя 13с приходом фронта первого тактового сигнала 107 с выхода блока 18,

По адресу, представленному на выходах формирователя 13, происходит считывание микрокоманды из .блока 17, Группы разрядов микрокоманды, которым соответствуют выходы управления адресным переходом блока 17 (т,е, поля 93 и 94 в формате микрокоманды) предназначены для управления работой мультиплексоров 5-7 и формирователя 13 соответственно. Группа адресных выходов блока 17 и сигналы с выходов мультиплексоро 5-7 используются для формирования адреса следующей микрокоманды. Разряд блокировки микрокоманды, которому соответствует выход управления режимом блока 17. предназначен для задания режима работы устройства во время исполнения текущей микрокоманды. В

и 4 II

том случае, если он установлен в i устройству разрешен переход к следующей микрокоманде до окончания полного цикла исполнения текущей микро- команды. Если же разряд установлен в О, устройство переходит к исполнению Следующей микрокоманды только по окончании полного цикла исполнения текущей микрокоманды. С соответствующих выходов блока 17 на выход 23 устройства передается операционная часть микрокоманды, осуществляющая воздействие на управляемую микропрог10

15

20

25

0

5

0

5

.

раммным устройтствдм систему. Микрокоманды исполняются за один такт.

Рассмотрим работу устройства при выполнении произвольной микрокоманды. По фронту тактового импульса 107 на выходах формирователя 13 формируется адрес, по которому происходит считывание микрокоманды из блока 17. В соответствии с управляющими сигналами на выходе управления адресным переходом блока 17 на выходах мультиплексоров 5-7 присутствует определенная комбинация входных сигналов, котерая подается на соответствующие информационные входы группы 9 триггеров типа защелка. На входах синхронизации триггеров 9 присутствуют уровни, определяемые значениями со- отверствующих разрядов поля 98 маски блока 17. Каждая микрокоманда допускает вполне определенное множество комбинаций изменений входных сигналов устройства, ведущих к изменению режима работы, т.е. к переходу к следующей микрокоманде до окончания полного цикла исполнения данной микрокоманды. Так в момент времени t происходит изменение режима работы (фиг, 7), а в момент времени t - нет. В соответствии с этим кодируется поле маски. Те триггеры 9, которым соответствуют установленные в 1 разряды поля маски, пропускают на свой выходы сигналы с информационных входов, те же триггеры, которым соответствуют разряды, установленные в О, работают в режиме хранения. В случае несовпадения комбанации сигналов на выходах триггеров 9 и кода, записанного в регистр 11, схема 14 вырабатывает единичный урйвень, который с задержкой, определяемой элементом 16, поступает на вход записи регистра 11, ив него записывается комбинация сигналов с выходов триггеров 9. Схема 14 вырабатывает сигнал нулевого уровня. Таким образом, если имело место несовпадение кодов на первом и втором входах схемы 14, она вырабатывает единичный импульс, длительность которого определяется

элементом 16.

Единичный импульс с выхода схемы 14 проходит на выход элемента 15 и поступает на вход управления режимом блока 18 в том случае, если одновре-. менно выполняются два условия: разряд блокировки имеет единичное значеимеет единичный уровень

триггера 21

(момента t, - t на фиг. 7). Суть

12609536

ствии с кодовой комбинацией на управ10

20

25

первого услойия состоит в том, что микропрограммно разрешен переход к выполнению следующей микрокоманды до завершения полного цикла текущей микрокоманды. Разряд блокировки всегда имеет единичное значение, когда хотя бы один из разрадов поля установлен в 1. Рассмотрим второе условие. Когда хотя бы один из тактовых сигналов 106 или 107 имеет нулевой уровень, устройство находится в фазе подготовки к выборке очередной микрокоманды, и изменение входных сигналов может привести его к неопределенному состоянию. Устройство может быть приведено к неопределенному состоянию и изменением входных сигналов во временном интервале от момента появления фронта тактового сигнала 107, по которому на адресных входах блока 17 появляется адрес очередной микрокоманды, до момента окончания выборки микрокоманды, определяемого задержкой от входов к выходам блока 17,

Для предотвращения этого перехода нулевым уровнем с выхода элемента 20 30 производится установка в 1 триггера 21, нулевой уровень с инверсного выхода которого блокирует прохождение единичного импульса с выхода схемы 14 на вход управления режимом блока 35 18, Триггер является дин амическим D-триггером относительно входа синхронизации.

Импульс отрицательной полярности с выхода элемента 20, задержанный 40 элементом 19 на время срабатывания блока 17 своим спадом (т.е, изменением уровней из 1 в О), стробирует занесение О в триггер 21, и единичный уровень с инверсного выхода 45 триггера 21 разрешает прохождение через элемент И 15 импульса с выхода схемы 14, Нулевой уровень с прямого выхода триггера 21 пропускает на входы синхронизации триггеров 9 ин- 50 формацию с прямых входов группы 22 мультиплексоров, т,е, информацию, представленную на выходах .разрядов поля маски блока 17,

Если на выходе элемента 15 присуг-55 ствует нулевой уровень, блок 18 вырабатывает сигналы 106 и 107 заданной частоты и длительности. В соответляющих входах мультиплексора 5 на его выходе присутствует либо один из входных сигналов, либо (при комбинации 00 .,, О на управляющих входах) сигнал с первого адресного блока 17, Сигнал с выхода мультиплексора 5 поступает на первые информационные входы регистра 10 и мультиплексора 12. Задним фронтом тактового сигнала 106 в регистр 10 осущест- выляется занесение данных, представленных на его информационных входах, Элемент 8 производит логическое сум- 5 мирование значений сигналов на управляющих входах мультиплексора 5, Если на выходе элемента 8 присутствует единичный уровень, то на выход мультиплексора 12 проходит информация с его первого входа, если же на выходе элемента 8 нулевой уровень, то на выход мультиплексора 12 поступает информация с его второго входа, т,е, с первого выхода регистра 10, Таким образом, до прихода заднего фронта тактового сигнсша 106 в регистре 10 хранится информация об адресе текущей микрокоманды.

По единичному импульсу на входе управления режимом блок 18 формирует текущий тактовый сигнал 106 и временно снимает тактовый сигнал 107, Исполнение текущей микрокоманды окончено, ее цикл был неполньм, В регистре 10 хранится информация об адресе микрокоманды, исполняющейся до снятия тактового сигнала 107, Так как переходы по условию в предлагаемом устройстве осуществляются под воздействием входных сигналов устройства, то все, кроме первого, разряды регистра 10, которые не связаны со входными сигналами и поэтому не могут быть условиями перехода, используются для формирования адреса следующей микрокоманды. Назначение элемента 8 и мультиплексора 12 состоит в том, чтобы пропустить на первый информационный вход второй группы формирователя 13 выбранный мультиплексором 5 входной сигнал, который мог измениться за время выполнения микрокоманды, или сигнал с первого выхода регистра 10, если условием перехода не является изменение одного из входных сигналов, поступающих на вход мультиплексора 5.

ляющих входах мультиплексора 5 на его выходе присутствует либо один из входных сигналов, либо (при комбинации 00 .,, О на управляющих входах) сигнал с первого адресного блока 17, Сигнал с выхода мультиплексора 5 поступает на первые информационные входы регистра 10 и мультиплексора 12. Задним фронтом тактового сигнала 106 в регистр 10 осущест- выляется занесение данных, представленных на его информационных входах, Элемент 8 производит логическое сум- мирование значений сигналов на управляющих входах мультиплексора 5, Если на выходе элемента 8 присутствует единичный уровень, то на выход мультиплексора 12 проходит информация с его первого входа, если же на выходе элемента 8 нулевой уровень, то на выход мультиплексора 12 поступает информация с его второго входа, т,е, с первого выхода регистра 10, Таким образом, до прихода заднего фронта тактового сигнсша 106 в регистре 10 хранится информация об адресе текущей микрокоманды.

По единичному импульсу на входе управления режимом блок 18 формирует текущий тактовый сигнал 106 и временно снимает тактовый сигнал 107 Исполнение текущей микрокоманды окончено, ее цикл был неполньм, В регистре 10 хранится информация об адресе микрокоманды, исполняющейся до снятия тактового сигнала 107, Так как переходы по условию в предлагаемом устройстве осуществляются под воздействием входных сигналов устройства, то все, кроме первого, разряды регистра 10, которые не связаны со входными сигналами и поэтому не могут быть условиями перехода, используются для формирования адреса следующей микрокоманды. Назначение элемента 8 и мультиплексора 12 состоит в том, чтобы пропустить на первый информационный вход второй группы формирователя 13 выбранный мультиплексором 5 входной сигнал, который мог измениться за время выполнения микрокоманды, или сигнал с первого выхода регистра 10, если условием перехода не является изменение одного из входных сигналов, поступающих на вход мультиплексора 5.

71260953

После паузы блок 18 вновь начинат вырабатывать тактовые сигналы 107,

ся

но на бл бл пу 24 вх тр со да ро на 29 15 ур эл ся ве

по переднему фронту первого из которых происходит формирование адреса следующей микрокоманды. Во время подготовки к выборке и выборки очередной микрокоманды триггер 21 находится в единичном состоянии. Сигнал с его прямого выхода разрешает прохождение сигналов с инверсных входов на выходы группы 22 мультиплексоров. В итоге на выходы группы 22 поступает единичный импульс с выхода элемента 20, который стробирует занесение информации во все триггеры 9. Таким образом в конце каждого цикла в триггеры 9 заносится информация, представленная на выходах мультиплексоров 5-7 и содержащая незарегистрированное во время такта изменение. Во избежание потерь информации об изменении входных сигналов запись в триггеры 9 блокируется на время срабатывания блока 1/, т.е. на время выборки очередной микрокоманды (момент t на фиг. 7). Эти изменения вызывают реакцию устройства сразу же после окончания выборки микрокоманды.

Рассмотрим работу блока 18 синхро- появления на его входе 24 следующего

импульса. Далее блок 18 синхронизации функционирует аналогично описанному. Сигналы с выходов всех генераторов 30-33 имеют одинаковые параметры.

Формула изобретения

Микропрограммное устройство управления, содержащее первый и второй мультиплексоры условий, мультиплексор команды, мультиплексор адреса, элемент ИЛИ, регистр адреса, регистр условий, формирователь адресов микрокоманд, схему сравнения, два элемента И, первый элемент задержки, блок памяти микрокоманд и блок синхронизации, причем управляющие входы первого и второго мультиплексоров условий и мультиплексора команды и вход управления адресным переходом формирователя адресов микрокоманд подключены к соответствующим разрядам выхода поля управления адресом блока памяти микрокоманд, адресный вход которого подключен к выходу формирователя адресов микрокоманд, первый информационный вход которого соединен

низации (фиг. 2). Для приведения блока в исходное состояние на его вход 25 подается сигнал начальной установки, которым триггер 26 переводится в единичное состояние. Ин- 35 версный выход триггера 26, управляющий работой мультиплексора 28 и 29, пропускает на их прямые выходы сигналы с их входов. Генераторы 30-33 импульсов вырабатывают тактовые сигна- 0 лы в том случае, если на их входах присутствуют сигналы единичного уровня. Таким образом, после появления сигнала начальной установки серии импульсов начинают вырабатывать ге- 5 нераторы 30 и 31, так как на их входах присутствуют сигналы единичного уровня. Так как входы генераторов 32 и 33 связаны с инверсными выходами мультиплексоров 28 и 29 соответ- 50 ственно, на которых присутсвуют сигналы нулевого уровня, то после сигнала начальной установки эти генераторы пассивны и на их выходах сигналы нулевого уровня.

Сигналы с выходов генератора 30 и 33, а также сигналы с выходов генераторов 31 и 3л логически руммируют8

О

34 и 35 соответственно, С выходов элементов 34 и 35 сигналы передаются на выходы 36 и 37 блока соответственно. В таком режиме блок 18 работает до появления импульса на входе 24 блока. Со входа 24 блока импульс поступает на счетный вход триггера 26, в результате чего триггер 26 перебрасывается в нулевое состояние, тем самым разрешая передачу со вторых входов мультиплексоров 28 и 29 на их выходы. В итоге на инверсном выходе мультиплексора 29 появляется сигнал единичного 5 уровня, и с задержкой, определяемой элементом 27, после этого появляется сигнал единичного уровня на инверсном выходе мультиплексора 28.

Таким образом, с приходом первого единичного импульса на вход 24 блока в работе блока 18 происходят следующие изменения: прекращает вырабатывать тактовые сигналы генератор 31 и начинает вырабатывать тактовые сигналы генератор 33, а затем с задержкой прекращает вырабатывать импульсы генератор 30 и начинает вырабатывать импульсы генератор 32. В этом режиме блок 18 работает до

0

ts

20

С выходом мультиплексора команды, выход второго мультиплексора условий Подключен к входу признаков перехода формирователя адресов микрокоманд, первый разряд второго информационного входа которого соединен с выходом мультиплексора адреса, управляющий вход которого подключен к выходу элемента ИЛИ, а входы элемента ИЛИ соединены с выходом поля управления адресом блока памяти микрокоманд, выход первого мультиплексора условий подключен к первым информационным входам регистра адреса и мультиплексора адреса, второй информационный вход которого соединен с первым разрядом выхода регистра адреса, остальные п-1 разрядов которого подключены к разрядам второго информационного входа, с второго по п-й формирователя адресов микрокоманд, вход синхро- низации формирователя адресов микрокоманд соединен с первым выходом блока синхронизации и первым входом первого элемента И, второй вход которого подключен к второму выходу блока синхронизации и входу синхронизации регистра адреса, разряды информационного входа регистра адреса, с второго по п-й, соединены-соответственно с разрядами адресного выхода, с второго по п-й блока памяти микрокоманд, первый разряд которого подключен к первому информационному входу первого мультиплексора условий, выход регистра условий соединен с первым входом схемы сравнения, выход которой подключен к первому входу второго элемента И и входу первого элемента задержки, выход первого элемента задержки соединен с входом синхронизации регистра условий, выход и второй вход которого подключены соответст- венно к входу блока синхронизации и выходу признака режима блока памя- 45 ти микрокоманд, входы начальной установки формирователя адресов микрокоманд, регистра адреса, регистра условий и вход запуска блока синхро10

25

30

35

40

s

0

5

низации соединены с входом начальной установки устройства, второй информационный вход первого мультиплексора условий подключен к первому входу

5 условий устройства, информационные входы второго мультиплексора условий и мультиплексора команды соединены соответственно с вторым входом условий и входом кода команды устрой0 ства, выход кода микроопераций блока памяти микрокоманд подключен к выходу устройства, отличающееся тем, что, с целью расширения функциональных возможностей путем управления анализом изменений входных сигналов, оно содержит триггер результата, группу триггеров условий, второй элемент задержки и группу мультиплексоров, причем прямой и инверсный выходы триггера результата подключены соответственно к управляющим входам мультиплексоров группы и третьему выходу второго элемента И, прямые и инверсные входы мультиплексоров группы соединены соответственно с выходом поля маски блока памяти микрокоманд и выходом первого элемента И, выход первого элемента И подключен также к входу установки триггера результата и входу второго элемента задержки, выход которого соединен с входом синхронизации триггера результата, информационный вход которого подключен к шине нулевого потенциала, выходы мультиплексоров группы соединены с входами синхронизации соответствующих триггеров условий группы, выходы которых подключены к информационному входу регистра условий и второму входу схемы сравнения, информационные входы триггеров условий группы, начиная с первого, соединены с выходами : первого и второго мультиплексоров условий и мультиплексора команды соответственно, а входы установки триггеров условий группы подключены к входу начальной установки устройства.

5

0

5

Г- м еа

м ю

Г

1

п

I з; -

|

.

г.7

-I

Редактор Т. Парфенова Заказ 5233/50

Составитель Г Виталиев

Техред Л.Олейинк Корректор А. Тяеко

Тираж 671

Подписное

ВНИИПИ Государствеивого комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская яаб., д 4/5

Производственно-полиграфическое предприятие г. Ужгород, ул. Проектная, 4

игв

Подписное

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых вычислительных системах, а также терминальной аппаратуре. Целью изобретения является расширение функциональных возможностей устройства путем управления анализом изменений входных сигналов. С этой целью в устройство, содержащее первый и второй мультиплексоры условий, мультг- плексор команды, мультиплексор адреса, элемент ИЛИ, регистр адреса, регистр условий, формирователь адресов микрокоманд, схему сравнения, два элемента И, первый элемент задержки, блок памяти микрокоманд и блок синхронизации, введены триггер результата, группа триггеров условий, второй элемент задержки и группа мультиплексоров. 8 ил. л с ю О5 О ;о ел 00