Устройство для обмена данными между оперативной памятью и периферийными устройствами Советский патент 1986 года по МПК G06F13/00 

t

Изобретение относится к вычислительной технике и может быть использовано в качестве (тлока передачи д ан ных в кана. гях ввола-вывопа,

Цель изобретения - повьгшение надежности работы устройства путем обеспечения контроля обмена информацией -путем использования найденной закономерности соответствия содержимого трехразрядного регистра адреса данных злачениям трех младших разрядов счетчика байтов и счетчика адреса чтения-записи. Для контроля указанного соответствия используется сумматор и схема сравнения вместо традиционных схем контроля по четности на каждый блок. Найденная закономерность соответствия содержимого регистра адреса данных значениям младших разрядов счетчика байтов и счетчика адреса чтения-записи обеспечивает полный контроль работы трех блоков, счетчика байтов, счетчика адреса чтения-записи, регистра адреса данных, которые управляют передачей данных на всех этапах прохождения байтов данных от периферийных устройств Псьу) до оперативной памя- . ти (ОП) и от 017 до ТТФУ, а также при загрузке начальной информации и при загрузке управляющего слова устройства (УвУ) на регистры устройства. В случае несоответствия со схемы сравнения выдается сигнал ошибки. Разрядность сумматора определяется разно- рядностью контролируемых счетчиков. Работа сумматора управляется кодом вьтолняемой команды: Запись, Счи- тьгоание обратное,Считьгоание прямое. При выполнении команд Запись и Считывание обратное сумма значений -счетчика адреса чтения-записи и счетчика байтов оказывается равной содержимому регистра адреса данных. При вьтолнении команды Считывание прямое содержимое регистра адреса .данных оказывается равной разности значений счетчика адреса чтения-записи и счетчика байтов.

По найденной закономерности соответствия содержимого трехразрядного регистра адреса данных значениям трех младших разрядов счетчика байтов и счетчика адреса чтения-записи i ocj-te загрузки начальной информации и во время обмена зс-агда хюлжны выполняться равенства60970,2

для команд Считывание обратное и Запись

СЧА + СЧЕ РАИР; (1) для команд Считывание прямое 5 СЧА - СЧБ РАДР, (2)

где СЧА - содержимое счетчика адреса чтения-записи; СЧБ - содержимое счетчика байтов ;

10 РАДР - содержимое младших разрядов регистра адреса данных.

Таким образом, обеспечиваются контроль правильности работы счетчи- 15 ка байтов, счетчика адреса чтения- записи, регистра адреса .данных при передаче данных из блока памяти в ПФУ и из ПФУ в блок памяти; контроль правильности работы модификации адре- 20 са данных и счетчика байтов (во время записи (считывания) в (из) ОП, так как лромодифицированная информация заносится в счетчик байтов и регистр адреса данных), т.е..контроль пра- 25 вильности модификации в арифметико- логических блоках процесса или канала; контроль исходного состояния блоков -управления передачей данньк (при загрузке управляющей информации из 30 командного слова канала КСК или УСУ). Все это повышает надежность работы блоков, управляющих передачей данных, так как обеспечивает полный контроль при передаче данных простыми средст35 вами.

На фиг. приведена структурная схема устройства обмена данными между ОП и ПФУ; на фиг.2 - функциональная схема блока промежуточного хране40 ния данных; на фиг.З - функциональная схема блока доступа к памяти; на фиг.4 - функциональная схема счетчика адреса чтения-записи; на фиг.5 - .функциональная схема счетчика байтов;

45 .на фиг.6 - функциональная схема блока признаков; на фиг.7 - структурная

схема блока управления. 1

Устройство для обмена данными между ОП и ПФУ содержит коммутатор 1

данных, блок 2 памяти, блок 3 промежуточного хранения данных, регистр 4 ..адреса зоны памяти, дешифратор 5, коммутатор 6 выбора данных, блок 7 признаков, блок 8 доступа памяти

55 счетчик 9 адреса чтения-записи, первый сумматор 10, счетчик 1 байтов, регистр 12 конца чтения, первый блок 13 сравнения, блок 14 управления.

3

второй су гматор 15, регистр 16 адреса данных, второй блок 17 сравнения, вход 18, выход 19, вход 20, выход 21 входы 22 - 2ч, выход 25, вход 26 выход 27.

На выход 25 поступают информационные линии 28 от блока доступа к памяти, 29 от блока признаков, 30 от счетчика адреса чтения-записи и 3 от счетчика бантов. Линия 32 является выходом ошибки устройства.

Блок 3 промежуточного хранения данных образуют коммутатор 33, регистры 34 и 35 и триггеры 36 и 37 фиксирования.

Блок 8 доступа к памяти состоит из триггеров 38 - 41, коммутатора 42 и элементов И-ШТИ 43.

Счетчик 9 адреса чтения-записи содержит реверсивный двоичный счетчик 44, элемент И-КПИ 45, элемент И 46 и элементы ИЛИ 47-49.

Счетчик 1 байтов состоит из реверсивного двоичного счетчика 50, коммутатора 51, элемента И-ИЛП 52 и элементов ИЛИ 53-55.

Блок 7 признаков образуют триггеры 56-58 признаков, элементы И-ИЛИ 59-63, элементы И 64-71 и элементы или 72-76.

Блок 14 управления содержит регистр 77 состояний управления, регистр 78 рабочих триггеров, регистр 79 кода команды, дешифратор 80, генератор 81, группу элементов И 82 и

группу элементов И 83.

Позициями 84 и 85 обозначены линии от счетчика 9 адреса чтения-записи к блоку 7 признаков; 86 - 88 - выходные линии счетчика 44; 89-93 - выходные линии счетчика 50; 94-97 - выходные линии блока 7 признаков; 98119 - линии управления от блока 14 управления; 120-125 - линии с входа 26 к блоку 14 управления.

Коммутатор 1 данных передает в блок 2 памяти данные с входа 18 устройства или из блока 3 промежуточного хранения данных . Блок 2 памяти предназначен для буферизации данных передаваемых между ОП, и ПФУ, и вьтол- нен на микросхемах памяти. Память разбита на зоны, для выбора которых служит регистр адреса зоны памяти 4. Данные от разных ПФУ одновременно хранятся и накапливаются в разных зонах памяти при выполнении обмена с Устройствами, работающими в мульти

0

S

,

0

0 5

260970

плексном режиме. Ланные в блоке памяти представляются в формате обмена с ОП. Каждая зона памяти делится на половины, состоящие из слов данных. 5 Лля адресации половин зоны и слов внутри зоны служит блок 8 доступа к памяти.

Блок 3 промежуточного хранения данных хранит данные в формате обмена с ПП при передаче их между блоком 2 памяти и ОП. Клок 3 позволяет устройству вести обмен с ОП независимо от работы блока 2 памяти и передавать данные между блоками 3 и 2 независимо от обмена с ОП.

Дешифратор 5 предназначен для вы- бор а байта в слове в блоке 2 памяти. При вводе дешифратор 5 служит для разрешения записи в блок 2 памяти байта данных, поступающего из ПФУ в байт слова,, определяемый младшими разрядами счетчика 9 адреса чтения- записи. При выводе дешифратор 5 разрешает запись в блок 2 памяти всего слова данных из блока 3.

Коммутатор 6 выбора данных служит для выбора байта данных в слове, прочитанном при выводе из блока памя-г ти 2, и вьщачи этого выбранного байта на выход 21 устройства для передачи его в ПФУ. Байт слова определяется двумя младшими разрядами счетчика 9 адреса чтения-записи.

Блок 7 признаков предназначен для отслеживания заполнения и освобождения буферной зоны для ПФУ, ведущего в данный момент обмен с устройством, а также отслеживания заполнения и освобождения регистров 34 и 35 блока 0 3 промежуточного хранения данных.

Блок 8 доступа к памяти служит для выработки адресации для половин зоны и слов внутри зоны памяти при обмене с и -с ОП, а также органи- 5 зации доступа к блоку памяти со стороны интерфрейса и со стороны блока 3 промежуточного хранения данных.

5

0

Трехразрядный счетчик 9 адреса чтения-записи П1)едназначен для указания адреса байта в буферной зоне памяти, отведенной для данного ПФУ. При вводе (считывании) счетчик 9 указывает, куда в буферной зоне нужно поместить байт данных, принятый от ПФУ, при выводе (записи) - откуда из буферной зоны нужно взять байт дан- ных для выдачи в ПФУ.

Пятиразрядный счетчик 11 байтов для подсчета количества байтов, находящихся в буферной зоне.- Основные составные части счетчиков 9 и 11 - соответственно двоичные ре- версивные счетчики 4А и 50. Первый и второй входы управления двоичных ре- версивньгх счетчиков задают режим работы счетчика: 00 - хранение; О прибавление единицы по сигналу на входе С; 10 - вычитание единицы по сигналу на входе С; П - занесение информации с информационного входа по сигналу на входе С,

CyiviMaTop 10 служит для модифика- ции значения счетчика 1 байтов на константу модификации, представляющу собой двоичный код количества байтов передаваемых между ОП и блоком 3 промежуточного хранения данных.

Регистр 12 конца чтения предназначен для отображения счета данных из командного слова канала (КСК) на аппаратуре устройства. При выполнении операции ввода содержимое регистра

12конца чтения сравнивается со значением счетчика 11 байтов на блоке

13сравнения. Их равенство свидетельствует о том, что все данные по текущему КСК переданы из ПФУ в уст- ройство.°

Блок 14 управления предназначен для лшравления работой блоков 1,3,5, 7,8,9,10,11,15 и 16 при обмене данными.

Второй сумматор 15 - трехразрядный, выполняет операцию сложения или вычитания содержимого счетчика 9 адреса чтения-записи и содержимого счетчика 11 байтов (при команде Счи тывание прямое - вычитание при команде Считывание обратное и Запись - сложение).

Регистр 16 адреса данных - это трехразрядный регистр, дублирующий три младших разряда регистра адреса данных из командного слова канала или УСУ.

Второй блок 17 сравнения служит для сравнения результата сложения на втором сумматоре 15 со значением содержимого регистра адреса данных 16.

Устройство работает следующим образом.

До начала вьтолнения операций про изводится сброс устройства, а также загрузка в устройство управляющей информации из КСК или УСУ, необходимой

j 10

15 0

5

о

5

для обмена. Лпя ньтолнения сброса блок 14 управления получает с входа 26 от блока управления каналом сигнал сброса по линии 120, по которому регистр 77 состояний управления и регистр 78 рабочих триггеров устанавливаются в исходное состояние, а сигнал на линии 1I4 устанавливает в исходное состояние (нулевое) триггеры блока 3 промежуточного хранения данных, блока 7 признаков и блока 8 доступа к памяти.

Для заг15узки управляющей информации блок I4 управления получает с входа 26 от блока управления каналом сигналы по линиям 121 и 123. Сигналом с линии 121 в регистр 79 заносится код команды обмена, которую вьтол- няет устройство (Считывание прямое, Считывание обратное, Запись). По сигналам с линий 121 и 123 блоком 14 управления вырабатываются сигналы на линиях 115 и 1.18, служащие для занесения информации в счетчик 9 адреса чтения-записи и в счетчик 11 байтов. Возбуждением линии 115 через элементы ИЛИ 47,48 и 52,54 на управляющие входы счетчиков 44 и 50 подаются ко бинации П,.разрещающие запись ни формации, а также разрешается прохол дение импульса занесения с линии 117 через элементы И-ИЛ 1 45 и 52 на син- хровходы счетчиков 44 и 50. По импульсу занесения в счетчик 44 и в регистр 16 адреса данных с входа 24 заносится информация о позициях первого байта данных в двойном слове обмена с ОП (три младших бита адреса данных из КСК). Импульсом занесения с линии 117, так как коммутатор 51 закрыт, в счетчик 50 заносится по информационному входу нулевое значение.

После вьтолнения начальной загрузки информации для команд Считывание обратное и Запись равенство (1) записывается в следующем виде:

СЧА + О РАДР; (3)

для команды Считывание прямое равенство (2) записывается как

СЧА - О РАДР.

(4)

Выражения (3) и (4) справедливы, так как в счетчик 11 байтов заносятся нули, а в счетчик 9 адреса чт€ния7 записи - младшие разряды 1дреса данных, заносимые и в регистр адреса данных. Выполнение равенств (3) и

(4) контролируется сумматором 15 и блоком 17 сравнения. На управляющий вход сумматора 15 подается сигнал прямого считьшания с линии 8. При наличии этого сигнала (команд Считывание прямое) сумматор 15 вьшол- няет вычитание, при его отсутствии (команды Считывание обратное и Запись) - сложение. При корректной работе устройства сигнала ошибки с блока сравнения 17 нет. , Кроме того, в регистр 12 конца чтения с входа 23 устройства заносится информация о счете данных (пять разрядов, из которых в разряды 3,4 заносятся биты 15,16 счета данных из КСК, в разряды 0,1,2 заносятся биты 12,13,14 счета данных из КСК при нулевом значении битов 1-11 счета данлинии 101-119 группами элементов И 82 и 83.

При вьтолнении операций ввода (Считывание прямое,Считывание об- 5 ратное) блок 14 управления получает по входу 26 сигнал обслуживания данных, поступающий на дешифратор 80. По этому сигналу формируется управляющий сигнал на линии 107, пос- 10 тупающий в блок 8,

Блок 8 доступа к памяти работает следующим образом.

На первый вход коммутатора 42 подаются два младших разряда адреса 15 обращения к памяти. Этот адрес состоит иа- номера половины буферной зоны, зафиксированного на триггере 38,

и номера слова внутри половины буферной зоны, определяемого старшим ных или разряды 0,1,2 устанавливаются 20 разрядом счетчика 44 (О или 1 на в комбинацию 111 при ненулевом зка- линии 88). На второй вход коммутаточении битов 1-11 счета данных). По входу 18 на регистр 4 адреса зоны памяти поступает адрес ПФУ. Адрес ПФУ находится в регистре 4 все время вы- 25 полнения обмена данньп от, подается на первый адресньй вход блока 2 памяти И служит дпя адресации области памяти, в которой создается буфер данных

для этого ПФУ. Старшие восемь разря- 30 триггере 39. Коммутатором 42 управдов адреса обращения к .памяти являются адресом ПФУ. После вьтолнения подготовительных действий блок 14 управления по входу 26 получает от блока

зтравления канала сигнал о начале 06-35 второго входа. После установки триг-

мена, поступающий на вход дешифратора 80. По этому сигналу начинает работать блок I4 управления.

гера 41 сигналом с линии 107 адрес слова, в которое помещается байт данных, подаваемый на адресные входь блока 2 памяти, определяется следую- Дешифратор 80 по значениям регист- ° ™ образом: разряды 0-7 - адрес зо.

ны памяти (адрес ПФУ из регистра 4), разряд 8 - номер половины буферной зоны (значение триггера 38), разряд 9 - номер слова (значение старшего разряда счетчика 44). Потенциал того байта в слове, куда нужно поместить байт данных, формируется дешифратором 5 по значению младших разрядов счетчика 9 адреса чтения-записио Таким образом, значение младших разрядов счетчика 44 является разрядами 10,11 адреса обращения к блоку 2 памяти и служит для выбора байта в слове.

ра 77 состояний управления и регистра 78 рабочих триггеров, коду команды из регистра 79 и сигналам, получаемым по входу 26, а также сигналом от блока 7 признаков, счетчика 11 байтов и блока 13 сравнения формирует новые значения, устанавливаемые в регистры 77 и 78. По сигналам, вырабатываемым дешифратором 80, с выходо группы элементов И 82 на линии 101- 1I3 вьщаются сигналы управления блокам устройства. Регистр 78 служит для запоминания условий, необходимых для работы блока управления. Генератор 81 вьщает тактовую серию, исполь зуемую дпя синхронизации регистров 77 и 78, а также подсинхронизации управляющих сигналов, вьщаваемых на

609708

линии 101-119 группами элементов И 82 и 83.

При вьтолнении операций ввода (Считывание прямое,Считывание об- 5 ратное) блок 14 управления получает по входу 26 сигнал обслуживания данных, поступающий на дешифратор 80. По этому сигналу формируется управляющий сигнал на линии 107, пос- 10 тупающий в блок 8,

Блок 8 доступа к памяти работает следующим образом.

На первый вход коммутатора 42 подаются два младших разряда адреса 15 обращения к памяти. Этот адрес состоит иа- номера половины буферной зоны, зафиксированного на триггере 38,

ра 42 подаются 2 младших разряда адреса обращения к памяти при связи с блоком 3 промежуточного хранения данных. Этот адрес состоит из номера половины буферной области, с которой работает блок 3, за4)иксированного на триггере 40, и номера слова внутри этой половины,.зафиксированного на

ляет триггер 41. Установленный триггер 41 разрешает выдачу адреса на выход коммутатора 42 с первого его входа, сброшенный - вьщачу адреса со

гера 41 сигналом с линии 107 адрес слова, в которое помещается байт данных, подаваемый на адресные входь блока 2 памяти, определяется следую- ™ образом: разряды 0-7 - адрес зо

ны памяти (адрес ПФУ из регистра 4), разряд 8 - номер половины буферной зоны (значение триггера 38), разряд 9 - номер слова (значение старшего разряда счетчика 44). Потенциал того байта в слове, куда нужно поместить байт данных, формируется дешифратором 5 по значению младших разрядов счетчика 9 адреса чтения-записио Таким образом, значение младших разрядов счетчика 44 является разрядами 10,11 адреса обращения к блоку 2 памяти и служит для выбора байта в слове.

Байт данных с входа 18 устройства поступает через коммутатор 1 данных на информационные входы блока 2 памяти и записьгаается в память потенцкялом, полученным с дешифратора 5, Управление коммутатором I производится кодом команды из регистра 79 блоки 14 управления. При вьтолнении команд Считьгаание прямое и Считешание обратное отсутствует сигнал записи на линии 100 от блока I4 управления и на выходы всех четырех байтов коммутатора 1 данных: поступает байт с входа 1В устройства. При вьтолнении команды Запись при наличии сигнала

записи i.a выход коммутатора 1 вьщает- ся слово данных из блока 3 промежуточного хранения данных.

После записи байта в блок 2 памяти выполняется модифшсация счетчика 9 адреса чтения-записи и счетчика I1 байтов о К содержимому счетчика 11 байтов прибавляется единица, а содержимое счетчика 9 увеличивается на единицу при выполнении операции Считывание прямое или уменьшается на единицу при вьтолнении операции Считывание обратное. Модификация счетчиков производится по сигналу на ли- НИИ 108, поступающему через элементы И-ИЛИ 45 и 52 на синхровходы счетчиков 44 и 50. При этом на первый и второй управляющие входы счетчика 50 подается комбинацй 01 с элементов ИЛИ 53 и 54 (отсутствуют сигналы на линиях П8 и 115, а также сигнал записи на линии 100), а на первый и второй управляющие входы счетчика 44 - комбинация О дпя команды Считывание прямое или 10 для команды Счнтьшание обратное с элементов ИЛИ 47 и 48 (отсутствует сигнал .на линии 115, отсутствует сигнал обратного считывания на линии 99 для команды Считывание прямое или присутствует этот сигнал для команды Считывание обратное). Регистр адреса данных не меняет своего значения при прибавлении или вычитании еди.ни- цы из счетчиков.

Для команды Считывание прямое равенство (2) записывается как

50

(СЧА -S- 1) (СЧБ 1) РА,ЦР. (5)

Для команды Считывание обратное равенство (1) принимает вид:

(СЧА -1)4- (СЧБ + 1) РАДР, (6)

Равенство не нарушается при при- 55 бавлении к уменьшаемому и вычитаемому единицы (5)g а также при прибавлении единицы к одному слагаемому и

одновременном вычитании единицы из другого слагаемого (6). Выполнение равенств (5) и (6) контролируется сумматором 15 и блоком 17 сравнения. Как и в случае начального занесения сумматор вьтолняет вычитание при команде Считывание прямое и сложение при команде Считывание обратное. При корректной работе сигнала на вы- ходе блока 17 сравнения не должно быть. После модификации счетчиков проверяется достижение счетчиком 9 а,дреса чтения-записи границы формата

обмена с ОН. Для команд Считывание прямое и Запись граница формата определяется комбинацией 000 счетчика 9, для команды Считывание обратное - комбинацией 111. Если граница формата не достигнута, обра- батьгаается следующий сигнал обслуживания данных. Если граница формата достигнута, в блоке 7 признаков изменяется значение триггеров 57 и 58 признаков наличия сформированного слова обмана в зоне памяти, отведенной дпя данного устройства. Изменение значений признаков выполняется следующим образом.

При вьтолнении команды Считывание прямое или Считьюание обратное (присутствует сигнал прямого считывания на линии 98 или сигнал обратного считывания на линии 99) при вьфа- ботке по сигналам с выходов 86-88 счетчика 44 сигнала на линии 85 для, команды Считьгоание прямое или сигнала на линии 84 для команда Считывание обратное в блоке 7 изменяется значение триггеров 57 и 58. По сигналу с выхода элемента И-ИЛИ 59 через элемент И 71 при наличии сигнала на выходе элемента ИЛИ 74, а также при отсутствии сигнала об окончании обмена на линии 111 и наличии управляющего сигнала на линии 110 через элемент И-ИЛИ 62 вьфабатывается сигнал разрещения установки триггеров 57 и 58, поданный на элементы И 68 и 69. При сброшенном триггере 58 (признак занятости половины буферной зоны) этот триггер устанавливается сигналом с элемента И 69, при установленном триггере 58 сигналом с элемента И 68 устанавливается триггер 57 (признак занятости буферной зоны). Триггер 57 при вводе устанавливается тогда, когда из-за задержки в разгрузке буферной зоны в ней заполнятся обе

11

половины. По сигналу с выхода элемента И 7 I элементом .ПНИ 76 выдается на линию 97 сигнал, изменяющий в блоке 8 доступа к памяти по счетному входу значение триггера 38 (триггер номера половины буферной зоны, работающий с интерфейсом). При достижении границы формата обмена с ОП следующий байт данных от ПФУ принимается s другую половину буферной зоны. Изменение значения триггера 38 свидетельствует об изменении 8-го разряда адреса обращения к блоку 2 памяти.

При сброшенном триггере 56 (признак занятости блока промежуточного хранения данных) и установленном триггере 58, т.е. соответствующих сигналах на линиях 94 и 96, блок 14 управления задает управляющую последовательность сигналов чтения сформированного слова данных (8 байтов) из блока 2 памяти в блок 3 промежуточного хранения данных. По сигналу на линии 105 от блока 14 управления при отсутствии сигнала записи на линии 100 элементом И-ИПИ 43 сбрасываются триггеры 41 и 39 и изменяется состояние триггера 40 в блоке 8 доступа к памяти. ТТри сбросе триггера 41 разреша1ется вьщача на выход коммутатора. 42 адреса.слова с второго входа коммутатора. Переключением триггера 40 отслеживается та половина буферной зоны, с которой должен вести обмен блок 3 промежуточного

хранения данных. I

После сброса триггера 41 адрес слова, подаваемый на адресные входы блока 2 памяти, из которых читаются данные в блок 3, определяется следующим образом: разряды 0-7 - адрес зоны памяти (адрес ПФУ из регистра 4); разряд 8 - номер половины буфер- ной зоны (значение триггера 40); разряд 9 - номер слова (значение

, триггера 39). I

Данные словами (два слова по четыре байта) передаются из блока 2 памяти в регистры 34 и 35 блока 3 промежуточного хранения данных. Старшее слово данных из блока 2 памяти через коммутатор 33 и регистр 34 . записьшаетс.я на регистр 35 (триггеры 36 и 37 сброшены, разрешая запись в оба регистра), сигналом с линии 103 устанавливается триггер 37, фиксируя содержимое регистра 35. По сигналу

60Q7012

на линии 106 устанавливается триггер 39 в блоке 8 доступа к памяти, раз- решая чтение младшего слова данных, поступающего через коммутатор 33 в 5 регистр 34. При чтении младшего слова данных сигналом с линии 101 устанавливается триггер 36, фиксируя содержимое регистра 34.

При чтении данных в блоке 7 по

10 сигналу с линии 109 через элементы И 64 и ИЛИ 72 устанавливается триггер 56 (признак занятости регистров блока 3). По сигналу с выхода элемента И 64 через элемент 11ПИ 75 разре15 шается сброс триггера 57 или 58. При установленном триггере 57 сбра- через элемент И-ИЛИ 61 сам триггер 57, а при сброшенном через элемент И-ИЛИ 63 сбрасьгаается триг- 20 гер 58. Сброс триггера 57 или 58 сигнализирует об освобождении половины буферной зоны и разрешает ее использование для новых данных при обмене. По установленному триггеру 56 (сиг25 нал на линии 94) в регистре 78 блока управления 14 устанавливается триггер запроса на передачу данных, сигнал с которого выдается на выход 27 устройства. По этому сигналу продес30 сор организует обмен с ОП.

При обмене с ОП с выхода 19 устройства из регистра 35 читается старшее слово данных, сигналом с линии 104 сбрасывается триггер 37, разрешая запись в регистр 35 данных из регистра 34 для вьщачи их на выход 19 устройства. После, выдачи младшего слова данных из регистра 35 в ОП возбуждением линии 102 сбрасывается триггер 36. Во время записи данных в ОП в процессоре модифицируется адрес данных и счет количества передаваемых данных из КСК. Модификация производится на величину, определяемую по адресу данных и счету данных до модификации. Счет данных при этом уменьшается на величину константы С модификации, адрес данных увеличивается на константу модификации при

команде Считывание прямое и уменьшается при команде Считывание обратное. Константа модификации с входа 22 устройства поступает в сумматор 10, который для команды Считывание

прямое вычитает из содержимого счетчика 11 байтов эту константу. Промо- дифицированное сумматором 10 значение передается через коммутатор 51 в

0

5

счетчик 50 no сигналам на линиях 118 и П9. При этом сигнал на линии 118 разрешает передачу через коммутатор 51 значения от сумматора Ш, а также формирует через элементы ИЛИ 53 и ЗА на первом и втором управляющих входах счетчика 50 комбинации П и разрешает прохождение синхросигнала с линии 119 через элемент И--ИЛИ 52 на синхровход счетчика 50,

Состояние счетчика 9 адреса чтения-записи при этом не изменяется. Младпше разряды промодифицированного адреса данных с входа 24 поступают на регистр 16 адреса данных.

Для команды Считывание прямое равенство (2) записывается в виде:

СЧД - (СЧБ - С) РАДР + С5

или

СЧА - СЧБ + С РАДР + С, (7)

Для команды Считывание обратное равенство (1) записывается в виде:

СЧА + (СЧБ- С) РАДР - С (8)

Равенство не нарушается при прибавлении одной и той же вели-чины к правой и левой его частям (7), или при вычитании одной и той же величины из правой и левой частей.

Сумматор 15 и блок сравнения 17 контролируют вьтолнение равенств (7) и (8). Сумматор выполняет операцию так же5 как при занесении начальной информации или обмене данными со стороны ПФУ. При корректной работе сигнала на выходе блока 17 сравнения не должно быть.

В блоке 7 сигналом с линии 119 через элементы И 66 и ИЛИ 73 сбрасывается триггер 56, сигнализируя по линии 94 блоку 14 управления об освобождении регистров блока 3 промежуточного хранения данных. Кроме того S измененная информация о счете данных заносится с входа 23 в регистр 12 конца чтения. В процессе приема байтов от ПФУ блок 13 сравнения производит сравнение содержимого счетчика 11 байтов и остаточного счета данных в регистре I2 конца чте ния. При обнаружении равенства в регистре 78 блока I4 управления по сиг налу блока 13 сравнения, поданному на один из входов дешифратора 80, устанавливается триггер, с которого на выход 27 устройства выдается сигнал о{прекращенни приема данных от

60Q7014

ПФУ, При этом в блоке 7 появляется сигнал от блока 4 управления на линии 111, при наличии которого сигналом 110 через элемент И-ИЛИ 62 и 5 элемент И 68 или 69 устанавливается признак занятости половины буферной зоны или признак занятости буферной зоны (триггер 57 или 58) в соответствии с заполнением буферной зоны. Про 0 цесс обмена с ОП продолжается до исчерпания счета данных. Если процесс приема байтов от ПФУ остановлен до получения сигнала сравнения с блока 13, процесс обмена с ОП продолжается

5 до исчерпания содержимого счетчика 11 байтов5 выдаваемого на выход 25 устройства. При этом константа модификации в блоке упраззления каналами формируется по текущему адресу дан20 ных и содержимому счетчика 11. При останове передачи данных по инициативе ПФУ в блоке 7 признаков сигналом с линии 112 при условии, что граница формата обмена с ОП не достигнута че25 рез элемент И-ИЛИ 62 и элемент И 68 или 69 в соответствии с заполнением буферной зоны ПФУ, устанавливается триггер 58 или 57. Сигнал о том, что граница формата обмена,с СП не дос30 тигнута, вырабатывается на элементе И-ИЛИ 60 по отсутствию сигнала равенства содержимого счетчика 9 адреса чтения-записи комбинации 000 на линии 85 для команды Считывание пря- мое или по отсутствии сигнала равенства содержимого с ч етчик а 9 комбинации 111 на линии 84 для команды Считьгоание обратное.

При выполнении операции вывода

Запись до начала обмена с ПФУ заполняется буферная зона, отведенная данному ПФУ в блоке 2 памяти. При свободных регистрах блока 3 (по значению триггера 56 блока признаков 7)

в регистре 78 блока 14 управления устанавливается триггер запроса на передачу данных. Запрос выдается на выход 27 устройства и поступает в процессор для организации обмена с

0 ОП. Данные из ОП с входа 20 устройства (два слова по четьфе байта) че- рез коммутатор 33 помещаются в регистры 35 и 34 блока 3. Наличие сигнала записи на линии 100 обеспечива5 ет прохождение через коммутатор 33 данных с входа 20 устройства. Данные принимаются в регистры 34 и 35 по сигналам с триггеров 36 и 37, так же.

15

как и при приеме данных в блок 3 от блока 2 памяти при вводе. Как и при вводе в процессоре модифицируется адрес данных и счет передаваемых данных. Адрес данных увеличивается, а счет уменьшается. Как и при вводе измененная информация о счете данных заносится в регистр 12 конца чтения, а также через сумматор 10 модифицируется содержимое счетчика 11 байтов При этом в сумматоре 10 к содержимому счетчика 11 байтов прибавляется константа модификации. Состояние счетчика 9 адреса.чтения-записи не изменяется.

Для команды Запись равенство (1) записывается в виде:

СЧА + (СЧБ + С) РАДР + С. (9)

Равенство не нарушается при добавлении константы к левой и правой его частям. Его выполнение контролируется сумматором 15 и блоком 17 сравнения. Сигнал на линии 98., подаваемый на управляющий вход сумматора отсутствует. Сумматор вьшолняет сложение. При корректной работе счетчиков, отсутствии ошибки в регистре адреса и корректной работе сумматора сигнала ошибки с блока 17 сравнения нет.

В блоке 7 признаков при приеме данных в блок 3 по сигналу с линии 119 через элементы И 65 и ИЛИ 72 устанавливается признак занятости блока 3 (триггер 56), по которому блок 14 управления запускается за запись данных из блока 3 в блок 2 памяти. При занятом блоке 3 (единичном ypoв- не на линии 94) , наличии свободной половины буферной зоны (нулевом уровне на линии 95), наличии сигнала записи на линии 100 по сигналу на линии 105 элементом И-ИЛИ 43 в блоке 8 вьфабатьгоается сигнал, сбрасьгааю- щиЙ триггеры 41 и 39 и изменяющий состояние триггера 40. Уровень с триггера 41 разрешает использование значений триггеров 39 и 40 для адресации буферной зоны блока памяти 2.

1.

Данные слова (два слова по. четыре байта) из регистров 34 и 35 блока 3 промежуточного хранения данных записываются через коммутатор 1 в блок

2памяти. Сигнал записи на линии 100 разрешает выдачу на выход коммутатора 1 содержимого регистра 35. Дешифратор 5 разрешает запись всех четы6П97П16

рех байтов с .пова. Сначала в буферную зону записывается старшее слово дан- . ных. Затем сигналом с линии 106 устанавливается триггер 39 в блоке 8 5 доступа к памяти, задавая адресацию памяти для младшего слова данных, В блок 2 ,памяти записьгеается младшее слово данных из регистра 34 через регистр 35. Триггеры 36 и 37 переклю10 чаются так же, как и при выдаче данных в ОП при вводе. В блоке 7 по сигналу с линии 109 через элементы И 67 и ИШ- 73 сбрасывается триггер 56 (блок 3 промежуточного хранения

15 данных освободился). Сигналом, с выхода элемента И 67 через элемент И-ИЛИ 62 вырабатьтается разрешение установки триггеров 57 и 58 через элементы И 68 и 69. При сброшенном

0 триггере 58 этот триггер устанавливается сигналом с элемента К 69, при установленном триггере 58 (половина буферной зоны занята данными) сигналом с элемента И 68 устанавливается

5 триггер 57. При вьгаоде буферная зона поддерживается в заполненном состоянии. Если освобождается половина буферной зоны, блок 14 управления заполняет ее по возможности из блока

0 3 промежуточного хранения данных. Поэтому после записи первых восьми байтов в блок 2 в блок 3 читается следующая порция данных из ОП и т.д.

После заполнения буферной зоны данного ПФУ байт данных из нее передается в ПФУ. Дпя этого сигналом с линии 107 в блоке 8 доступа к памяти устанавливается триггер 41. Слово в буферной зоне адресуется при этом значениям триггера 38 и старшего разряда счетчика 9 адреса чтения-записи. Нужный байт адресуемого слова выбирается коммутатором 6 выбора данных

.. и подается на выход 21 устройства. На управляющие входы коммутатора 6 для выбора нужного байта подаются младшие разряды счетчика 9. При вьща- че данних в ПФУ на линии интерфейса в регистре 78 устанавливается триг- irep и на выход 27 устройства вьщает- ся сигнал о готовности байта к обме. ну с ПФУ. При вьщаче прочитанного байта данных в ПФУ по сигналу обслуживания данных, поступающему с входа 26 на дешифратор 80, блок управления вьщает управляющие сигналы, по которым вьтолняется модификация счетчи- , ков 9 и 11. Из содержимого счетчика

0

5

0

1 I рьгчитается единица, а к содержимому счетчика 9 прибавляется единица. На перкый и второй управляющие входь счетчика 50 подается комбинация 10 с элементов ШМ 53 и 54 (отсутствуют сигналы на линиях 118 и 115, есть сигнал записи на линии 100), а на первый и второй входы управляющие входы счетчика 4 - комбинация 01 с элементов И.ПИ 47 и 48 (отсутствуют сигнал на линии П5 и сигнал обратного считьтания на линии 99).

Для команды Яапись равенство (1) записьгеается в виде:

(СЧА + 1) + (СЧБ - 1) РАДР. (10)

Равенство не нарушается при прибавлении к одному слагаемому и вьти- тании из второго слагаемого одной и той же величины. Вьтолнение равенства (Ю) контролируется сумматором и блоком сравнения. Сумматор выполня- :ет операцию так же, как и при обмене

При работе с ПФУ, работающими в мультиплексном режиме, когда по инициативе устройства после передачи одного байта или группы байтов обмен

:с оперативной памятью. При ошибке мо-зз может прерываться, а затем по требо30

35

40

дификации счетчиков на выходе блока 17 сравнения появляется сигнал огаиб-- ки : - После модификации счетчиков про- :веряется достижение .счетчиком 9 гра- . ницы формата обмена с ОП (комбинация 000 счетчика 9). Если граница формата не достигнута, блок 4 управления переходит к чтению следующего байта из буферной зоны для передачи в ПФУ, При достижении границы формата изменяются значения признаков заполнения буферной зоны следующим образом. По сигналу на линии ПО при отсутствии сигнала об окончании обме на на линии 113, отсутствии сигнахга с элементами 74 (код команды За- пись) и наличии сигнгша на линии 85 (содержимое счетчика 9 адреса чтения- записи 9 равно 000) через элементы И 70 и .РШИ 75 в блоке 7 признаков разрешается сброс триггеров 57 и 58 через элементы И-ИЛИ 61 и 63. При установленном триггере 57 сбрасывается сам этот триггер, а при сброшен- ном сбрасьгоается триггер 58, освобождая половину буферной зоны данного ПФУ. По сигналу с выхода элемента И 70 элементом ИЛИ 76 выдается сигнал на линию 97, изменяющий в блоке 8 доступа к памяти по счетному входу значение триггера 38. Следующий байт данных для передачи в ПФУ прочитьгеа155

ванию ПФУ продолжаться дальше (т.е. могут одновременно быть запущены на передачу данных несколько ПФУ), данные обмена с каждым из запущенных ПФУ буферизуются в блоке 2 памяти. При этом, когда ПФУ прерьшйет обмен, значение счетчиков 9 и 11 с линий 30 и 31, а также значения триггеров 57 и 58 из блока 7 признаков с линий 30 и значение триггера 38 из блока 8 доступа к памяти с линии 28 читаются на выход 25 устройства в процессор. Эта информация запоминается в УСУ, хранящемся в управляющей памяти процессора. В УСУ хранится также и текущее значение регистра адреса данньгх. После этого в устройство может загружаться информация из КСК или УСУ для вьшолнения обмена с другим ПФУ.

При возобновлении обмена, адрес ПФУ, принятый с входа 18 устройства, заносится в регистр и адреса зоны памяти для адресации буферной зоны. По запросу от блока управления канала из заправляющей памяти процессора читается УСУ, из которого информация о заполнении буферной зоны подается на вход 24 устройства. Сигнал о занесении УСУ подается с входа 26 в блок 14 зтравления. По этому сигналу вьфа- батьшается управляющий сигнал, вьща- ваемый по линии 116. Этим сигналом производится занесение информации с

ется из другой половины буферной зоны данного ЛФУ.

Процесс обмена данными с ОП продолжается до исчерпания счета данных 5 из КСК. После этого выдача данных в ПФУ продолжается до исчерпания содержимого счетчика 11 байтов. При исчерпании счетчика байтов (нулевые уровни на линиях 89-93) в блок 14

О управления с элемента ИЛИ 53 выдается сигнал равенства нулю содержимого -счетчика 50, В этом случае в блоке 7 признаков управляющим сигналом на линии при отсутствии сиг5 нала с.элемента И 70 (код команды Яапись) и наличии сигнала об окончании обмена на линии ПЗ сбрасывает- ся триггер 58, сигнализируя об освобождении буферной зоныо На этом опе0 рация заканчивается.

При работе с ПФУ, работающими в мультиплексном режиме, когда по инициативе устройства после передачи одного байта или группы байтов обмен

з может прерываться, а затем по требо0

5

0

ванию ПФУ продолжаться дальше (т.е. могут одновременно быть запущены на передачу данных несколько ПФУ), данные обмена с каждым из запущенных ПФУ буферизуются в блоке 2 памяти. При этом, когда ПФУ прерьшйет обмен, значение счетчиков 9 и 11 с линий 30 и 31, а также значения триггеров 57 и 58 из блока 7 признаков с линий 30 и значение триггера 38 из блока 8 доступа к памяти с линии 28 читаются на выход 25 устройства в процессор. Эта информация запоминается в УСУ, хранящемся в управляющей памяти процессора. В УСУ хранится также и теку, щее значение регистра адреса данньгх. После этого в устройство может загружаться информация из КСК или УСУ для вьшолнения обмена с другим ПФУ.

При возобновлении обмена, адрес ПФУ, принятый с входа 18 устройства, заносится в регистр и адреса зоны памяти для адресации буферной зоны. По запросу от блока управления канала из заправляющей памяти процессора читается УСУ, из которого информация о заполнении буферной зоны подается на вход 24 устройства. Сигнал о занесении УСУ подается с входа 26 в блок 14 зтравления. По этому сигналу вьфа- батьшается управляющий сигнал, вьща- ваемый по линии 116. Этим сигналом производится занесение информации с

191

входа 24 устройства в регистр 6 адреса данных, триггеры 57 и 58 блока 7 признаков и триггеры 38 и 40 блока 8 доступа к памяти. По сигналам на линиях 115-и 117, вырабатьшаемым по сигналам на линиях 121 и 123 блоком 14 управления, информация с входа 24 устройства заносится в счетчик 9 адреса чтения-записи. По тем же сигналам заносится информация и в счетчик 11 байтов. При этом сигналом с линии разрешается передача на информационные входы счетчика 50 через коммутатор 5 информации с входа 24 устройства. Информация, заносимая в блоки 7,8,9,11 и 16, поступает в устройство одновременно дпя всех этих блоков по равным линиям шин, ИДУ1ЦИМ с входа 24 устройства. После занесения УСУ в устройство сумматором и блоком сравнения контролируется выполнение равенств (1) и (2). После восстановления информации на регистрах устройства должно вьшол- няться соответствующее равенство.

Таким образом, необходимая информация загружена на регистры устройст ва, устройство подготовлено к продол

жению обмена.

В мультиплексном режиме при передаче ка эдого байта контроль работы

26097020

аппаратуры по передаче байтов данных производится так же, как- описано при непрерьгеном режиме.

Формула изобретения

Устройство для обмена данными между оперативной памятью и периферийными устройствами по авт. св.

№ 1182536, отличающееся тем, что, с целью повьшения достоверности работы, в него введены второй сумматор, регистр адреса данных, второй блок сравнения, причем выход

второго блока сравнения является выходом опгибки устройства, информационный вход регистра адреса данных подключен к адресному выходу центрального процессора, при этом вход записи

регистра адреса данных и разрешающий вход второго сумматора соединены с второй группой выходов блока управления, первый и второй информационные входы второго сумматора соединены с

информационными выходами счетчика адреса чтения-записи и счетчика байтов соответственно, первый и второй информационные входы второго блока сравнения соединены с выходами второго сумматора и регистра адреса данных соответственно.

фу€.а

to «

uf

ic

Изобретение относится к вычислительной технике и может быть использовано в качестве блока передачи данных в каналах ввода-вывода. Целью изобретения является повьшение надежности работы устройства за счет обеспечения контроля обмена информацией. Устройство содержит коммутатор данных, блок памяти, блок промежуточного хранения данных, регистр адреса зоны памяти, дешифратор, коммутатор выбора данных, блок признаков, блок доступа к памяти, счетчик адреса чтения-записи, блок управления, два сумматора, два блока сравнения, счетчик байтов, регистр конца чтения, регистр адреса данных. Изобретение - дополнительное к авт.св. №.1182536. 7 ил. i

n :э

&

4

(риг. 6 Редактор Л.Пчелинская

Фиг. 7 .

Составитель С.Пестмал,

Техред М.Ходанич Корректор Е.Сирохман

Заказ 5234/51Тира-х 671Подписное

ВНИИЛИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

фг/g. 5