Устройство для сопряжения каналов ввода-вывода с оперативной памятью Советский патент 1986 года по МПК G06F13/00 G06F9/00 

Изобретение относится к вычисительной технике, в частности к устройствам, состоящим из некоторого числа каналов ввода-вывода и устройства управления, обслуживающего в режиме разделения времени эти каалы, причем каналы могут быть автоомными, либо встроенными.

Цель изобретения - расширение функциональных возможностей за счет реализации формирования кода модификации для операций, требующих не только увеличения, но и уменьшения адреса данных. .

На фиг. 1 приведена структурная схема предлагаемого устройства сопря жения каналов ввода-выво.да с оперативной памятьюj на фиг. 2 - функциональная схема блока формирования ко да модификации; на фиг. 3 - функциональнай схема лока формирования маски; на фиг. 4 - структурная схема коммутатора перекомпоновки разрядов, на фиг, 5 - структурная схема блока сумматоров по модулю два.

Устройство сопряжения каналов ввода-вывода с оперативной памятью (фиг. 1) содержит коммутатор 1 данных, коммутатор 2 номера байта,, блок 3 приоритета запросов, блок 4 формирования маски, коммутатор 5 адреса, коммутатор 6 кода операции, блок 7 сумматоров по модулю два, коммутатор 8 перекомпоновки маски, блок 9 формирования кода модификации.

На фиг. канал 10 обозначен, содержащий регистр 11 данных, счетчик 12 байтов, блок 13 выдачи запросов, регистр 14 адреса данн1ых, регистр 15 кода операции. На фиг. 1 обозначены входы 16, 17 данных и номера байта соответственно, вход 18 запросов, вход 9 адреса, вход 20 кода операции, выход 21 данных, выход 22 запроса, адресный выход 23, выход i24 маски, выход 25 кода модификации .

Блок 9 формирования кода модификации (фиг, 2) содержит первый 26 и второй 27 дешифраторы, шифратор 28 приоритета, элементы ИЛИ 29-35, элемент И 36.

Блок 4 формирования маски (фиг.З) содержит дешифратор 37, мультиплексоры 38-45 разрядов маски, элементы ИЛИ 46-51.

Коммутатор 8 перекомпоновки маски (фиг. 4) содержит коммутатор 52.

67427i

Блок 7 сумматоров по модулю два (фиг. 5) содержит группу сумматоров 53 по модулю два.

На фиг. 2-5 обозначены связи 545 57 от коммутатор-а 2 к блоку 9 формирования кода модификации, связи 5861 блока 9 формирования кода модификации, связи 62-67 дешифратора 37, связи 68-75 блока 4 формирования

10 маски, связи 76-78 от коммутатора

5 адреса к блоку 7 сумматоров по модулю два, связи 79-81 от блока 7 к блоку 4 формирования маски и блоку 9 формирования кода модификации.

15 Коммутатор 1 данных предназначен для передачи данных из регистра 11 выбранного канала на выход 21 данных устройства.

Коммутатор 2 предназначен для пе20 редачи значения младших разрядов из счетчика 12 байтов выбранного канала в блок 4 формирования маски и блок 5 формирования кода модификации. . Блок 3 приоритета запросов слу25 жит для того, чтобы по запросам,поступившим от блоков 13 выдачи запросов на передачу данных каналов ввода-вывода, определить номер наиболее приоритетного канала, требую30 щего обмена данны1-1и с оперативной памятью (ОП). Этот номер используется для управления коммутаторами 1, 2, 5, 6. Блок 3 также выдает запрос на обмен данными с ОП на выход

J, 22 запроса устройства.

Блок 4 формирования маски предназначен для получения маски записи в ОП по младшим разрядам адреса данных и младшим разрядам из счетчика

Q 12 байтов для операций Чтение и Обратное чтение,, выполняемых каналами ввода-вывода,,

Коммутатор 5 адреса предназначен для вьщачи на вьпсод 23 в ОП адреса

данных, поступающего из регистра 14 адреса выбранного канала.

Младшие разряды адреса данных с коммутатора 5 используются для формирования маски и кода модификации - в блоках 4 и 9 соответственно.

Одноразрядный коммутатор 6 кода операции предназначен для передачи разряда кода операции из регистра 15 кода операции канала на соответ55 сТвующие входы блока 7 сумматоров по модулю два и коммутатора 8 перекомпоновки. Разряд кода операции определяет операцию, выполняемую каналЬм, следующим образом: О - операция Чтение или Запись, 1 - операция Обратное чтение.

Коммутаторы 1, 2, 5, 6 выполнены на мультиплексорах, на адресные входы которых поступает номер выбранного канала от блока 3 приоритета запросов. Этот номер задает передачу через мультиплексор на выход его информации от нужного канала.

Блок 7 сумматоров по модулю два служит для получения инвертированных младших разрядов адреса данных для операции Обратное чтение,выполняемой каналом, и передачи без инвертирования через блок младших разрядов адреса данных в случае операции Чтение или операции Запись

Устройство работает следующим образом.

Перед началом выполнения операции, требующей обмена данными, производится загрузка в канал 10 управляющей информации, необходимой для обмена. В каналах ЭВМ единой системы (ЕС) такая информация хранится в командном слове канала (КСК) в котором задаются код команды, которлто должно выполнять периферийное устройство (ПФУ), начальный адрес байта оперативной памяти (ОП) с которого должен начаться обмен, начальное значение счетчика того количества байтов данных, которое передается под управлением текущего КСК.

Код команды из КСК при этом задает каналу выполнение одной из следующих трех операций передачи данных: Запись - операция вывода данных из ОП в ПФУ, при которой адрес байта данных в ходе операции увеличивается, а значение счетчика данных уменьшается на количество передаваемых байтов (код модификации); Чтение - операция ввода данных из ПФУ в ОП, при которой адрес данных увеичивается, а значение счетчика даных уменьшается в ходе операции на еличину кода модификации; Обратое чтение - операция ввода данных из ПФУ в ОП, при которой адрес данных и значение счетчика данных в хое операции уменьшаются на код модиикации. При начальной нагрузке инормации из КСК в канал 10 код опеации передачи данных, выполняемой аналом, помещается в регистр 15 коа операции, начальный адрес данных267А27

в регистр 14 адреса данных, начальное значение счетчика данных - в счетчик J2 байтов.

Одновременно с занесением адреса 5 данных в регистр 14 адреса данных,

младшие разряды адреса данных, ука. зывающие номер байта в слове заносятся в счетчик номера байта (не показан). Количество таких разрядов

to определяется длиной слова ОП, и при 8-байтовом слове ОП количество этих разрядов равно трем.

Затем начинается передача данных. В операции Чтение данные из ПФУ

15 последовательно байт за байтом принимаются в канал и непосредственно с ним интерфейса, либо через буфер данных в канале передаются в регистр 1I данных. Размещаются данные в ре20 гистре 1I под управлением счетчика номера байта, содержимое которого после принятия байта данных увеличивается на единицу, подготавливая прием следзпощего байта. Регистр 11

25 имеет размер слова обмена с ОП. По еле заполнения последнего байта регистра 11 либо приема последнего байта массива блоком 13 вьщачи запросов вырабатывается запрос на об,,. ращение к ОП. Сигнал запроса поступает с входа 18 устройства в блок 3 приоритета запросов на передачу данных. Елок 3 формирует сигнал запроса на обмен, поступающий на выход 22 устройства. По этому сигналу

ОП подготавливается к обмену данными, а в случае встроенных каналов по нему к обмену данными готовится и процессор. Блоком 3 также вырабатывается адрес наиболее приоритетно го канала, затребовавшего передачу данных. Этот адрес поступает на управляюшие входы коммутаторов 1, 2, 5, 6. На выходы коммутаторов передается информация от выбранного канала. Через коммутатор 1 данных на выход 21 устройства в ОП выдается слово данных из регистра 11. Через коммутатор 5 адреса на выход 23 устрой- ства в ОП выдается из регистра 14

адреса адрес слова, по которому должны быть записаны данные. Три младпшх разряда адреса данных подаются на соответствующий вход блока сумматоров по модулю два,

55 Через одноразрядный коммутатор 6 кода операции на соответствующие входы блока 7 и коммутатора 8 перекомпоновки подается потенциал,,формируемый по содержимому регистра 15 кода операции. При этом О означает, что выполняется операция Чтение или Запись, 1 - операция Обратное чтение. Для операции Чтение, поступая в блоке 7 на входы сумматоров по модулю два, нулевой уровень задает передачу младших разрядов адреса посредством связей 7678 на вход блока 4 формирования маеки и вход 9 блока формирования кода модификации (связи 79-81) без инвер тирования. Поступая в блоке 8 на управляющий вход коммутатора 52, ну левой уровень задает передачу маеки, сформированной блоком 4 на выхо 24 маски устройства без перекомпоно ки. (Старший разряд маски, полученный от блока 4 связью 75, передается в качестве разряда (0) маски, младший разряд маски, полученный связью 68, передается в качестве разряда (7) маски). Через коммутатор 2 на входы блоков 4 и 9 по связям 54-57 поступают четыре разряда, отображающие значение счетчика 12 байтов. На связи 54-56 выдаются младшие разряды счет чика данных (по связи 54 выдается самый младший разряд счета). На СВЯЗЬ 57 выдается О в том случа если все остальные старшие разряды счета данных нулевые, и выдается I, если, в разрядах счета; данных, исключая три младших бита, имеется хотя бы один бит, установленный в 1 Единичный сигнал на связи 57 означает, что значение счета данных в канале не меньше, чем 8 (комбинация -1000). Данные, записываемые в СП, сопро вождаются маской, задающей те байты в слове данных, которые должны замещать соответствующие байты слова, прочитанного из ОП. Разрядность маски определяется количеством байтов в слове и для рассматриваемого примера реализации устройства равна В. Маска записи в ОП вырабатьшается блоком 4 формирования маски по значению младших разрядов адреса данных, полученному по связям 79-81 от блока 7 и значению разрядов счета данных, полученному по связям 54-57 от четырехразрядного коммутатора 2 Маска образуется на выходах мультиплексоров 38-45 маски. С мультиплексора 38 на связь 68 выдается младший разряд маски (разряд 7). С мультиплексора 45 на связь 75 выдается старший разряд маски (разряд 0). Младшие разряды адреса данных посредством связей 79-81 подаются на адресные входы мультиплексоров 38-45 (по связи 79 поступает младший из разрядов, по связи 81 - старг ший из разрядов). При этом разрешается передача информации с входов, выбираемых подаваемой адресной комбинацией, на выходы мультиплексоров. Так, при комбинации 011, подаваемой на адресные входы А4, А2, А1 мультиплексоров, на выходы мультиплексоров 38-45 будет передана информация с входов Д , На выходах мультиплексоров, соответствующих разрядам с номерами;, меньшими, чем восьмеричное число t, определяемое комбинацией, подаваемой на адресные входы А4. А2, А1, формируются нули за счет того, что на выбранные входы этих мультиплексоров подается уровень О. На выходе мультиплексора разряда с номером i формируется 1, так как на выбранный вход этого мультиплексора подается уровень 1. Единица в этом разряде маски обусловлена тем, что счет данных до передачи данных не может быть нулевым. На выходах мультиплексоров, соответствующих разрядам с номерами большими, чем i, формируются значения, обусловленные счетом данных. Младшие разряды счета данных . в (восьмеричное число j) дешифрируется в блоке 4 формирования маски дешифратором 37. Сигналы с выходов дешифратора 37, соответствующие счету данных от 2 до 7, поступают на элементы ИЛИ 46-51. На эти же элементы подается сигнал со связи 57, соответствующий счету данных, большему, чем 7. Уровень единицы появляется на выходах: элемента ИЛИ 51 при счете данных больше 1, элемента ИЛИ 50 при счете больше 2, элемента ИЛИ 49 при счете больше 3, элемента ИЛИ 48 при счете больше 4, элемента ИЛИ 47 при счете больше 5, элемента ИЛИ 46 при счете больше 6. При счете данных, большем, чем 7, уровни единицы появляются на выходах всех шести элементов ИЛИ 46-51, а также на входе ДО мультиплексора 38 благодаря наличию сигнала на связи 57. На выбран7

ныехвходы мультиплексоров, соответствующих разрядам с номерами, большими, чем i, подаются в порядке возрастания номеров разрядов сигналы с выходов элементов ИЛИ 51, 50 и т.д. соответственно,

В случае, если j меньше, чем количество разрядов с номерами, большими, чем i, то на выходах j разрядов маски, начиная с разряда с номером i, появляются единицы. Когда j больше или равно количеству разрядов с номерами большими i, единицы появляются на выходах мультиплексоров всех этих разрядов маски. Маска, полученная в блоке 4, передается на выход 24 устройства без перекомпоновки разрядов.

Одновременно с получением маски блоком 9 формирования кода модификации по значению младших разрядов адреса данных, полученному от блока 7, и значению разрядов счета данных, полученному от коммутатора 2, вырабатывается код модификации. Код модификации выдается из блока 9 на выход 25 устройства и используется для модификации адреса данных и счета байтов. Эта модификация для встроенных каналов обычно выполняется в процессоре, для автономных каналов может выполняться в каналах

В блоке 9 младшие разряды адреса данных со связей 79-81 подаются на информационные входы дешифратора 26, младшие разряды счета со связей 5456 подаются на информационные входы дешифратора 27. Управление дешифратором 27 производят разряд счета, поступающий по связи 57. При счете, большем или равном 8, сигнал со связи 57 блокирует дешифратор 27 и код модификации формируется по младшим разрядам адреса данных (по сигналу с выхода дешифратора 26). При комбинации 111 на связях 81-79 возбуждается выход Д дешифратора 26,единичный уровень подается через элемент ИЛИ 29 на вход Д шифратора 28. На связях 61-58 формируется код 0001 модификации. Подобным образом при подаче на связи 81-79 комбинации 110 на выходах элемента И 36 и шифратора 28 /связи 61-58) формируется код 0010, при комбинации 101 - код 0011, при комбинации 100 - код 0100, при комбинации 011 - код 0101, при комбинации 010 - код 0110, при ком67427 , 8

бинации 001 - код 0111, при комбинации 000 возбуждается выход Д„ дешифратора 26 и формируется код модификации 1000. 5 При счете, меньшем, чем 8 (си1-

нал на связи 58 нулевой), адресе . данных, находящемся на границе слова (комбинация 000 на связях 81-79), код модификации формируется по раз0 рядам счета данных (по сигналу возбужденного выхода дешифратора 27 счета). Комбинация 001 на связях 5654 вызывает возбуждение выхода Д, дешифратора 27 и подачу:единичного

15 сигнала через элемент ИЛИ 29 на вход Д шифратора 28. На связях 69, 60, 59, 58 формируется код 0001 модификации. Подобным образом при подаче на связи 57-54 комбинации 0010 на

20 выходах элемента И 36 и шифратора 28 (связи 61-58 формируется код 0010, при комбинации ООП - код ООН, при комбинации 0100 - код 0100, при комбинации 0101 - код 0101,

25 при комбинации 0110 - код 0110, при комбинации 0111 возбуждается выход Д., дешифратора 27 и формируется код 0111 модификации.

30 При счете, меньшем, чем 8, и адресе данных не на границе слова на

элементы ИЛИ 29-35 подан единичный сигнал с одного из выходов дешифратора 26 адреса и единичный сигнал с

35 одного из выходов дешифратора 27, . Эти единичные сигналы соответствуют получению кода модификации соот ветственно по адресу данных или номеру байта.

40 Единичные сигналы при этом могут быть поданы на два входа шифратора 28. Так как шифратор 28 формирует код для более приоритетного входа, то на связях 58-60 появляется мень5 ший из возможных двух кодов (кода, получаемого по адресу данных, и кода, получаемого по счету данных).

Код модификации со связей 58-61 . выдается на выход 25 устройства.

После записи слова в СП адрес данных увеличивается на величину кода модификации, а промодифицированное значение адреса данньпс пойещается в регистр 14 адреса данных. На величину кода модификации также уменьшается значение счета данных, по которому формируется новое значение счетчика I2 байтов, 9 В регистре 11 данных, начиная с нулевого байта, формируется очередное слово. Обращение к памяти и связанные с ним действия повторяются после; накопления в регистре 11 данных каждо го очередного слова. Если массив оканчивается не на границе слова, последнее слово неполное, и соответ ствующая этому слову маска содержит нули в одном или нескольких младших разрядах. В операции Запись, когда необходимо прочитать из ОП слово данных блок 13 вырабатьшает сигнал запроса на обращение к Oil, поступающий с входа 18 устройства в блок 3 приори тета запросов. Блоки устройства при операции Запись работают точно также, как и при операции Чтение. Маска, вьщаваемая устройством на выход 24, при чтении из ОП не используется. Код модификации, формируемый устройством на выходе 25, ка и для Чтения служит для модификации адреса данных и счета данных. Данные, принятые в канал 0 из ОП, последовательно байт за байтом выдаются в ПФУ непосредственно из регистра 11 данных либо через буфер данных в канале. Выдача данных в ПФУ может осуществляться под управлением счетчика номера байта ( не показан), указывающего номер того байта в слове, который нужно . выдать. После каждой выдачи байта в ПФУ содержимое счет чика номера байта увеличивается на единицу, подготавливая выдачу с ледующего байта. Когда регистр 11 данных свободен, а значение счетчика 12 байтов не нулевое, блоком 13 вьщачи запро.сов на передачу данных вырабатывает ся следующий запрос на обращение к ОП. В случае операции Обратное чтение отличие работы устройства от его работы при операции Чтение заключается в инвертировании мх1адших разрядов адреса данных до их подачи в блоки 4 и 9 и перекомпонов ке разрядов сформированной блоком 4 маски на коммутаторе 8 перекоМпоновки. Эти действия позволяют для операции Обратное чтение, требующей уменьшения адреса данных, формировать маску в блоке 4 и код мо2710дификации в блоке 9, точно таким же образом, как и для операции Чтение, При этом в блоке 7 уровень единицы, поступающий от коммутатора 6 кода операции на входы сумматоров 53 по модулю два, задает инвертирование младших разрядов адреса (связи 76-78). Проинвертированный адрес из блока 7 по связям 79-81 поступает Б блок 4 формирования маски и блок 9 формирования кода модификации. Разряды маски, полученной в блоке 4 по принципу, изложенному для операции Чтение, подаются на вход коммутатора 8 перекомпоновки. Уровень единицы, поступающей на управляющий вход коммутатора52, задает перекомпоновку разрядов маски до ее выдачи на вьпсод 24 маски устройства. Младший разряд маски от блока 4 со связи 68 передается через коммутатор 52 в качестве старшего разряда (0) маски. Разряды маски со связей 69-74 передаются через коммутатор 52 в качестве соответственно разрядов (1-6) маски. Старший разряд маски от блока 4 со связи 75 передается через коммутатор 52 в качестве младшего разряда маски. Одновременно с маской по проинвертированным младшим разрядам адреса в блоке 9 формирования кода модификации получается код модификации, выдаваемый на выход 25 устройства. Код модификации при этом получается ло тому же принципу, что и для операции Чтение, Формула изобретения 1. Устройство для сопряжения каналов ввода-вывода с оперативной памятью, содержащее коммутатор данных, коммутатор номера байта и блок формирования маски., причем информационные входы коммутатора данных и коммутатора номера байта подключены соответственно к входу данных и выходу номера байта устройства, выход коммутатора данных подключен к выходу данных устройства, выход коммутатора номера байта подключен к первому входу блока формирования маски, отличающееся тем, что, с целью расширения функциональных . возможностей за счет реализации формирования кода модификации для операций, требующих не только увеличения, но и уменьшения адреса данных. в ftero введены коммутатор адреса, коммутатор кода операции, блок сумматоров по модулю два, коммутатор перекомпоновки маски, блок приоритета запросов и блок формирования кода модификации, причем информационные входы коммутатора адреса, коммутатора кода операции и блока приоритета запросов подключены соответственно к входу адреса, входу кода операции и входу запросов устройства, выход ком мутатора адреса соединен с первым входом блока сумматоров по модулю два и подключен к адресному выходу устройства, выход коммутатора кода операции подключен к второму входу блока сумматоров по модулю два и к управляющему входу коммутатора перекомпоновки маски, выход которого под ключен к выходу маски устройства, ин формационный вход коммутатора перекомпоновки маски соединен с выходом блока формирования маски, второй вхо которого соединен с выходом блока сумматоров по модулю два и с первым входом блока формирования кода модификации, второй вход которого соединен с выходом коммутатора номера бай та, выход блока формирования кода модификации подключен к выходу кода модификации устройства, выход номера наиболее приоритетного запроса блока приоритета запросов соединен с . управляющими входами коммутатора - адреса, коммутатора кода операции, ком мутатора номера байта и коммутатора данных, выход запроса блока приоритета запросов подключен к выходу запроса, устройства. 2. Устройство по п. 1, отличающееся .тем,что,блок формирования кода модификации содержит два дешифратора, элемент И, семь элементов ИЛИ и шифратор приоритета, причем вход первого дешифратора поразрядно подключен к первому входу блока, первый разряд второго вхо да блока подключен к первому входу элемента И, второй вход которого соединен с первым выходом первого дешифратора, остальные разряды второго входа блока соединены с соответствующими разрядами информационного входа и стробирующим входом второго дешифратора, с первого по седьмой выходы которого соединены соответственно с первыми входами с первого по седьмой элементов ИЛИ, вторые входы которых соединены соответственно с второго по восьмой выходами первого дешифратора, выход элемент И соединен с первым входом шифратора приоритета и подключен к первому разряду выхода блока, остальные разряды выхода блока подключены к соответствующим разрядам выхода шифратора приоритета, с второго по восьмой входы которого соединены с выходами соответственно с первого по седьмой элементов ИЛИ.

От 7

Изобретение относится к вычислительной технике, в частности к устройствам, состоящим из некоторого числа каналов ввода-вывода и устройства управления, обслзгж.ивающего в режиме разделения времени эти каналы, причем каналы могут быть автономными либо встроенными. Устройство позволяет формировать код модификации для операций передачи данных. Оно также Лозволяет формировать маску записи в оперативную память для операций, требующих не только увеличений, но и для операций с уменьшением адреса данных. Цель изобретения - расширение функциональных возможностей за счет реализации формирования кода модификации для опера- ций, требующих не только увеличения, но и уменьшения адреса данных. Устройство содержит коммутатор данных, коммутатор номера байта, блок формирования маски, коммутатор адреса, .i коммутатор кода операции, блок сумматоров по модулю два, коммутатор (Л перекомпоновки маски, блок приоритета запросов и блок формирования кода модификации. Указанная совокупность блоков позволяет достигнуть цели изобретения. 1 з.п. ф-лы, 5 ил. ю о:) 1 4 Ю

От г-

%/.. 5

.4