Вычислительное устройство Советский патент 1986 года по МПК G06F7/544 

ьо

s|

ю

со со

бой разрядное изображение f и а при (п 4 п-разрядность представления информации);

1 Т

при 1

« 5 J . . .

Изобретение относится к области вычислительной техники и может исполь.зоваться автономно или в комплексе для вычисления функциональных зависимостей различного типа матричнь м конвейерным способом. Целью изобретения является расширение класса решаемых задач за счет возможности вычисления дробно-рациональных выражений. Устройство содержит первую группу вычитателей, первую группу суммирований и вычитания, вторую группу вычитателей, вторую группу блоков суммирования и вычитания, группу сумматоров, с. третью группу блоков суммирования и вычитания, 2 з.п. ф-лы, 3 ил. (Л

1

X

л

X

, V -(-М)

2 а 2. 2 X

(51

j-го разряда третьего аргумента уст ройства, вход первого аргумента устройства соединен со сдвигом на j разрядов в сторону младших разрядов с входом третьего слагаемого j-ro блока суммирования и вычитания второй группы, вход . разрешения суммирования третьего слагаемого которого соединен с входом j-ro разряда четвертого- аргумента устройства, выход j-ro блока суммирования и вычитания второй группы соединен с входо уменьшаемого j-ro вычитателя первой группы, вход разрешения вычитания которого соединен с выходом знакового разряда j-ro блока суммирования и вычитания, второй группы, выход jго вычитателя первой группы соединен сВХОДОМ уменьшаемого j-ro вычитателя второй группы, вход разрешения вы читания которого соединен с выходом знакового разряда j-ro вычитателя первой группы, информационный выход j вычитателя второй группы соединен с входом первого слагаемого jго блока суммирования и вычитания третьей группы, вход вычитаемого которого соединен с выходом j-ro блока суммирования и вычитания первой группы, вход разрешения вычитания i-ro блока суммирования и вычитания соединен с входом (i+1)-ro разряда второго аргумента устройства, вход разрешения суммирования j-ro блока суммирования и вычитания третьей группы соединен с выходом знакового разряда j-ro вычитателя второй группы, выход i-ro блока суммирования и вычитания соединен с входом первого слагаемого (i+1)-ro блока суммирования и вычитания второй группы, второй и третий входы группы входов разрешения вычислений j-ro блока суммирования и вычитания соединены с выходами знаковых разрядов j-ro вычитателя соответственно первой и второй групп, вход первого аргумента устройства соединен со сдвигом на (2J +1)-й разряд в сторону млад.ших разрядов с входом второго елагаемого j-ro блока суммирования и вычитание первой группы, выход знаковых разрядов блока суммирования и вычитания, j-ro вычитателя первой группы j-ro вы-читателя третьей группы являются выходами результата в разрядном представлении.

3.Устройство по п. 1, отличающее ся тем, что блок суммирования и вычитания второй группы содержит два сумматора и вычитатель, причем вход первого слагаемого блока соединен с одноименным входом первого сумматора, выход которого соединен с входом второго сумматора блока, выход которого соединен с входом уменьшаемого вычитателя, вход вычитаемого которого соединен с одноименным входом блока, входы второго слагаемого первого и второго сумматоров блока соединены с входами соответственно второго и третьего слагаемых блока, входы разрешения суммирова:ния второго и третьего слагаемых блока соединены с входами разрешения суммирования cooTBeTCTieF но nejjBoro и второго сумматоров, выход вычитателя является выходом блока.