Многопороговый логический элемент Советский патент 1986 года по МПК H03K19/23 

Изобретение относится к автоматике и вычислительной технике, в частности, к пороговым логическим элементам, и является усовершенствованием известного устройства по авт.св № 788384.

Цель изобретения - расширение функциональных возможностей путем реализации в нем функции свертки чисел по mod 3. .

На чертеже приведена принципиальная схема многопорогового логического элемента.

Многопороговый логический элемент состоит из линейного сумматора, имеющего п основных и один дополнительны входы, многопорогового дискриминатора, логического элемента И-НЕ, логического элемента НЕ, двух логических элементов ИЛИ и RS-триггера.

Линейный сумматор 1 для каждого входа содержит попарно соединенные диоды 2 и 3. Каждая пара диодов в точках, объединяющих их через резисторы 4, управляющие, весовыми коэффициентами по соответствующему входу,подключена к положительному полюсу источника 5 смещения. Катоды диодов 3 объединены и подсоединены через делитель из резисторов 6 к отрицательному полюсу источника 7 смещения. Многопороговый дискриминатор 8 представляет собой несколько соединендых однопороговых дискриминаторов 9, выполненных на двухвходовых элементах 10 каждого однопорогового дискриминатора соединен с соответствующим делителем из резисторов 6, развязывая тем самым каждьй последующий дискриминатор с большим значением порога срабатывания от предьщущего. Входы П нечетных однопороговых дискриминаторов подктаочены к выходам 12 четных однопороговых дискриминаторов с ближайшим больщим порогом срабатывания. Входы 13 четных однопороговых дискриминаторов объединены и подключены к положительному полюсу источника 14 питания. Выходы 15 нечетных однопороговых дискриминаторов соединены с входами многовходового логического элемеита И-НЕ 16, выход которого подключен к первой выходной клемме 1.7 многопорогового логического элемента. К второй выходной клемме 18 многопорогового логического элемеита подключеи прямой выход RS-триггера с инверсным управлением на двухвходовы элементах И-ИЕ 19. Вход 20 установки триггера в единицу соединен с выходом первого элемента ИЛИ 21, вход 22 которого через элемент НЕ 23 подключен к выходу логического элемента И-НЕ 16. Вход 24 установки триггера в ноль соединен с выходом второго логического элемента ИЛИ 21, вход 25 которого подключен к Выходу логического элемента И-НЕ 16. Входы 26 логических элементов ИЛИ 21 объединены и соединены с клеммой 27 тактирующих сигналов, которая соединена с дополнительным входом линейного сумматора Клеммы 28 являются основными входами многопорогового логического элемента.

Сигналы на клемму 27 от генератора тактовых импульсов подаются с периодом Т. В первую половину периода значение тактового сигнала равно логическому нулю, во вторую половину периода - логической единице. Сигнал от генератора тактовых импульсов поступает одновременно с подачей на входы 28 сворачиваемого кода.

Значения весовых коэффициентов нечетных основных входов линейного сумматора равны единице, четных основных входов - двум. Вес дополнительного входа линейного сумматора равен единице.

Рассмотрю работу устройства на примере восьмивходового многопорогового логического элемента, осуществляющего свертку по mod 3 двоичного кода. Пороги срабатывания однопороговых дискриминаторов 9 равны соответственно Т., 11; .

При подаче на входные клеммы 28 миогопорогового логического элемента двоичного набора,.состоящего из одних нулей, и при поступлений тактового сигнала в первой половине периода диоды 2 проводят ток от источника 5 смещения через соответствующие резисторы 4. На входах 10 однопороговых дискриминаторов 9 присутствует потенциал логического нуля и, как следствие этого, на выходе логического элемента И-НЕ 16 - также потенциал логического нуля. Тогда на вход 20 RS-триггера присутствует потенциал логической единицы, иа входе 24 RSтриггера - потенциал логического иуля, На клеммах 17 и 18 миогопорогового логического элемента присутствует потенциал логического иуля. При поступлении тактового импульса во второй половине периода диоды 2, связанные с клеммами 28, также проводят ток от источника 5 смещения диод 2, связанный с клеммой 27, запирается и ток через соответствующий резистор 4 и диод 3 переключается в цепь резисторов 6. При этом потенциала на выходе линейного сумматора 1 недостаточно для срабатывания однопорогового дискриминатора 9 с по рогом Т 2. На выходе логического элемента 16, а следовательно, и на клемме 17 многопорогового элемента сохраняется значение логического нуля. Так как значение тактового сигнала в рассматриваемый момент времени равно единице, то на входах элементов ИЛИ 21, а следовательно, и на входах 20 и 24 RS-триггера присутст вует потенциал логической единицы, что соответствует комбинации хранения предьщущего состояния, и на клем ме 18 многопорйгового элемента также присутствует потенциал логического нуля. Пусть на входы 28 многопорогового элемеита поступает двоичный код, содержащий единицу в нечетном разряде, а во всех остальных разрядах - нули. Сигнал а форме положительного потенциала запирает один из диодов 2, свя занных с входами 28. Тогда ток через соответствующий резистор 4 и диод 3 поступает в цепь резисторов 6. При этом в первой половине периода следования тактовых сигналов потенциала на выходе линейного сумматора 1 недостаточно для срабатывания дискриминатора 9 с порогом Т 2, следовательно, на выходе логического элемен та 16 присутствует уровень логического нуля. При поступлении тактового импульса во второй половине периода диод 2, связанный с клеммой 27, запирается, ток через соответствующий резистор 4 и диод 3 также поступает в цепь резисторов 6. Потенциал иа выхо де линейного сумматора 1 становится достаточным для срабатывания дискриминатора 9 с порогом Т 2, на выходе которого появляется потенциал логического нуля. Как следствие этого, на выходе логического элемента 16 и на выходной клемме 17 многопорогового элемента присутствует потенциал логической единицы. С поступлением тактового сигнала во второй половине периода RS-триггер не изменит своего состояния, в которое он установился во время первой половины периода, и на выходе 18 многопорогового элемента присутствует потенциал логического нуля. Пусть на входы 28 линейного сумматора I подан двоичный набор выходных переменных, содержащий единицу в четном разряде, а во всех остальных разрядах - нули. Тогда во время следования первой половины тактовых сигналов срабатывает дискриминатор 9 с порогом , на выходе элемента 16 присутствует потенциал логической единицы, на выходе RS-триггера, связанном с клеммой 18, устанавливается потенциал логической единицы. При поступлении тактового импульса во второй половине периода извещенная сумма на входах линейного сумматора увеличивается на единицу, потенциал на выходе линейного сумматора 1 становится достаточным для срабатьшания дискриминатора 9 с порогом Т,3, на выходе которого устанавливается потенциал логического нуля. При этом логический элемент И-НЕ 9. с порогом срабатывания Т формирует выходной сигнал, соответствующий логической единице, и на выходе 17 многопорогового элемента появляется потенциал логического нуля. Так как RS-триггер во второй половине периода следования тактового импульса сохраняет предыдущее состояние, то на выходе I8 многопорогового элемента присутствует потенциал логической единицы. Если на входы 28 линейного сумматора поступил двоичный код такой, что взвешенная сумма равна порогу срабатывания Tj где j - четное, то при поступлении тактового сигнала в первой половине периода срабатьшает четный дискриминатор 9 с порогом Tj, иа его выходе 12 присутствует потенциал логического нуля, на выходе 15 связанного с ним нечетного дискриминатора 9 с порогом Т- , - потенциал логической единицы, на выходе элемента И-НЕ 16, а следовательно, и на выходах 17 и 18 многопорогового элемента - потенциал логического нуя. При поступлении тактового сигнала во второй половине взвешенная сумма

Изобретение относится к автоматике и вычяслительной технике. Может использоваться как интегральньй логический элемент для построения узлов автоматики и вычислительной техники. Цель изобретения - расширение функциональных возможностей, достигается путем реализации в нем функции свертки чисел по модулю два. Для этого в многопороговый логический элемент дополнительно введены: логический элемент НЕ 23 два двухвходовых элемента ИЛИ 21 и RS-триггер на двухвходовых элементах И-НЕ 19. Кроме того, устройство содержит линейный сумматор 1 для каждого входа, попарно соединенные диоды 2 и 3, резисторы 4, источник 5 смещения, делитель на резисторах 6, источник 7 смещения, многопороговый дискриминатор В, выполненный из однопороговых дискриминаторов 9 на двухвходовых злeмeнfax И-НЕ, источник 14 питания, многовходовый элемент И-НЕ 16, выходные клем§ мы 17 и 19, клемма 27 тактирующих сигналов. На чертеже также показаны (/) позиции входов и выходов 10, 11, 12, 13, 15, 20, 22, гг, 24, 25 и 26 логических элементов. 1 ил. to ю 4 СО со IN)