Многопороговый логический элемент четности Советский патент 1979 года по МПК H03K19/12 

I

Изобретение относится к области автоматики и вычислительной техники.

Известен многопороговый логический элемент четности, содержащий линейный сумматор из входных диодов и резисторной матрицы, подключенный через разделительные- диоды к резисторному делителю и многопороговому дискриминатору, выполненному в виде нескольких взаимосвязанных однопороговых дискриминаторов на двухвходовых элементах И-НЕ. В цепь обратной связи многопороговрго элемента включен R-S-триггер и диодный токовый переключатель из двух последовательно включенных полупроводниковых диодов 1.

Недостатком известного многопорогового логического элемента является невысокая надежность.

Целью изобретения является повышение надежности.

Поставленная цель достигается тем, что в многопороговый логический элемент четности, содержащий линейный сумматор, состоящий из входных диодов и резисторной матриц подключенный через разделительные диоды к резисторному делителю, соединенному с одними входами логических элементов И-НЕ, образующих многопороговый дискриминатор,.второй вход каждого из которых соединен с выходом 5 последующего логического элемента И-НЕ, один вход R-S-триггера соединен с выходом последнего логического элемента И-НЕ, а второй вход с источником стробирующего сигнала,

0 а выход триггера подключен к одному из входов линейного сумматора, в него введен логический элемент И-НЕ, входы которого подключены к выходам однопороговых дискриминаторов, а

5 выход через резистор соединен с катодами разделительных диодов.

На чертеже приведена принципиальная схема многопорогового логического элемента четности.

О- Многопороговый логический элемент четности состоит из линейного сумматора, имеющего п основных и один.дополнительный вход, многопорогового дискриминатора, R-S-триггера и ло5 гического элемента И-НЕ. Линейный . сумматор для каждого входа содержит попарно соединенные кремневые диоды 1 и 2. Каждая пара диодов в точках, объединяющих их аноды, через резисторы 3, управляющие весовыми коэфФициентами по соответствующему входу, подключена к положительному полюсу источника питания 4.Катоды диодов 2 объединены и подсоединены через цепь Последовательно соединенных суммирую щих резисторов 5 к отрицательному по люсу источника питания 6. Многопороговый дискриминатор представляет собой несколько соединенных однопороговых дискриминаторов, выполненных на двухвходовых логических элементах И-НЕ 7. Вход 8 однопорогового дискриминатора соединен с соответствующим суммирующим резистором 5, развязывая тем самым каждый последующий однопороговый дискриминатор с большим значением порога от предыдущего, а другой вход 9 элемента И-НЕ 7 подключен к выходу 10 элемента И-НЕ 7 последующего однопорогового дискриминатора. Многопороговая логическая функция четности реализуется на выходе 11 элемента И-НЕ 7 однопорогового дискриминатора с минимальным порого срабатывания. Вход 9 элемента И-НЕ с максимальным порогом срабатывания соединен с положительным полюсом источника питания 12, а выход 10 по ключен к единичному входу R-S-триггера, выполненного на логических элементах И-НЕ 13. нулевой вход R-S триггера соединен с клемг юй 14 стро бирующих импульсов, а нулевой выход триггера подключен к катоду диода 1 дополнительного входа линейного сумматора. Выходы 10 и 11 однопороговых дискриминаторов соединены со входами 15 логического элемента 16, реализующего- функцию И-НЕ. Выход 17 логического элемента 16 через резис тор 18 подсоединен к отрицательному полюсу источника питания б через цепь последовательно соединенных су мирующих резисторов 5. Клеммы 19 яв ляются входами, а клемма - 20 выходом многопорогового логического эл мента. Рассмотрим работу, например, вос мивходового многопорогового логичес кого элемента четности. Значения весовых коэффициентов основных диодов линейного сумматора равны единице, весовой коэффициент дополнительного входа равен 4, а значения порогов - 5, 6, 7 и 8. Зн чение сопротивления резистора 18 выбрано таким образом, что при появ лении на выходе логического элемента -16 высокого потенциала в цепи последовательно включенных суммирую щих резисторов 5 составляет (0,25 0,3) Г , где Г - ток, протекающий через весовой резистор 3, соответст вующей весовому коэффициенту .1. В исходном состоянии диоды С, связанные- с входными клe Iмaми 19, проводят, ток от источника питания 4 через соответствующие резисторы 3. Ток через резистор 3 от положительного полюса источника питания 4 и диод 2 дополнительного входа линейного сумгдатора поступает в цепь последовательно соединенных суммирующих резисторов 5 и далее к отрицательному полюсу источника питания 6. На выходе 20 многопорогового логического элемента и выходах 10 элементов, И-НЕ 7 в этом случае присутствует уровень логической единицы. Входные сигналы в форме положительных потенциалов напряжения запиают в любых комбинациях диоды 1. Одновременно с поступлением входных сигналов в клемму 14 поступает стробирующий импульс напряжения с амплитудой, эквивалентной логической единице, и длительностью, равной длительности входных сигналов. Если положительный сигнал присутствует только на одном, из входов 19 линейного сумматора, то соответствующий диод I запирается, а ток от источника питания 4 через резистор 3 и диод 2 переключается в цепь суммирующих резисторов 5, при этом потенциал точки 21 становится достаточным для появления на выходе 20 низкого уровня напряжения, соответствующего логическому нулю. При наличии положительных потенциалов на двух входах 15 линейного сумматора соответствующие диоды Г запираются, и ток через резистор 3 и диод 2 от источника питания 4 переключается в цепь суммирующих резисторов 5, при этом потенциал точки 22 становится достаточным для появления на выходе 10 элемента 7, связанного с точкой 22 соединения резисторов 5, низкого уровня н апряженин. На выходе 20 многопорогового логического элемента в этом случае появляется высокий уровень напряжения . При наличии положительных потенциалов на трех входах 19 линейного сумматора срабатывает однопороговый дискриминатор, имеющий значение порога. Т 7, вход которого связан с точкой 23 соединения суммирующих резисторов 5, при этом на выходе 20 многопорогового логического элемента устанавливается низкий уровень напряхсения. Из принципиальной схемы многопорогового логического элемента для реализации функции четности следует, что ток от источника питания 4 через резистор 3 и диод 2 дополнительного входа линейного сумматора, в логическом .отношении эквивалентный прибавлению к входному воздействию S К ; СОjвеличины 4, протекает через суммирующие резисторы 5 до тех пор, пока R-S-триггер на элементах. 13 не изменит своего состояния на противоположное, т..е. когда на входы 19 линейного сумматора поступит четыре или более положительных сигна лов (когда сработает однопороговый дискриминатор, имекядий значение порога Т - 8, вход 8 которого связан с точкой 24 соединения сумгиирующих резисторов 5).

При этом на выходе однопорогового дискриминатора, имеющего значение порога Т - 8, устанавливается низкий потенциал, R-S-триггер изменяет свое состояние на противоположное. После этого ток через резистор 3 от источника питания 4 переключается в цепь диода 1 дополнительного входа линейного сумматора.

6602616

а на выходе 20 многопорогового логического элемента для реализации функции четности устанавливается значение сигнала, определяемое .

входным воздействием

со;

- 1 -

В целом функционирование предлагаемого многопорогового логического элемента описывается следующей таблицей .

Через 31, Э2, ЭЗ, Э4 в таблице обозначены выходы однопороговых дискриминаторов, имеющих значение Т ; 5, , , Т, 8 соответственно, а через Э5, Э6 - единичный и нулевой выходы R-S-триггера.

При срабатывании любого из однопороговых дискриминаторов потенциал соответствующего входа 15 логического элемента 16 начинает понижаться, что приводит к повышению потенциала на выходе 17 логического элемейта 16 а следовательно, к увеличению тока в цепи последовательно Соединенных суммирующих резисторов, что, в свою очередь, вызывает дальнейшее понижение потенциала на выходе срабатывающего однопорогового дискриминатора 7 и повышение пот.енциала на выходе 17 логического элемента 16. Описанный процесс лавинообразно продолжается до тех пор, пока на выходе сработавшего однопорогового дискриминатора не установится потенциал логического нуля, а на выходе логического элемента 16 - потен циал логической единицы. Таким образом, при с эабатывании лю бого однопорогового дискриминатора в цепь последовательно соединенных сум мирующих резисторов помимо тока из линейного сумматора поступает выходной ток логического элемента Н-НЕ, приводящий к возникновению положительной обратной связи и тем fcaNtbiM сужающий область неопределенности релейного элемента. Формула изобретения Многопороговый логический элемент по авт. ев, № 538490, отличающийся, тем, что, с целью повышения . надежности , в него введен логический элемент И-НЕ, |Входы которого подключены к выходам однопороговых дискриминаторов, а выход через резистор соединен с катодами раздели-. тельных диодов. Источники информации, принятые во внимание при экспертизе. 1, Авторское свидетельство СССР № 538490, кл. Н 03 К 19/12, 24.11.75,

ЙЙйО

w

;7

(JH