Делитель частоты следования импульсов Советский патент 1986 года по МПК H03K23/00 

1

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и измерительной техники,

Це.пь изобретения - повышение равномерности выходной частоты при одновременном упрощении устройства и расширение функциональных возможностей путем обеспечения реверсивного режима работы.

На фиг.1 приведена электрическая структурная схема делителя частоты следования импульсов; на фиг.2 - то же, для случая реверсивного режима работы.

Устройство- содержит элемент I ЗАПРЕТ, выход которого соединен с тактовым входом счетчика 2 целой части Р коэффициента К деления, выход которого соединен с входом счетчика 3 импульсов; разрядные выходы счетчика 3 импульсов соединены в обратном порядке (первый - с последним, второй - с предпослед {им и т.д. до последний - с первым) с разрядами первой группы входов сумматора 4, разряды второй группы входов которого соединены с соответствующими выходами источника 5 кода дробной части коэффициента деления; первый вход элемента 1 ЗАПРЕТ соединен с входной шиной 6, второй вход - с выходом (переноса) сумматора 4; выходная шина 7 соединена с выходом счетчика 2 целой части коэффициента деления.

Счетчик 2 целой части коэффициента деления для обеспечения изменения значения этой целой части может быть выполнен в виде делителя частоты с переменным коэффициентом деления, информационные входы которого соединены с шиной кода целой части коэффициента деления.

Для организации реверсивного режима работы делителя частоты следования импульсов в него введены дополнительные элемент 8 ЗАПРЕТ, входная и выходная шины 9 и 10, а счетчики 2 и 3 целой части коэффициента деления и импульсов соответственно г выполнены реверсивными; первый вход дополничельного элемента 8 ЗАПРЕТ соединен с дополнительной шиной 9, второй вход - с выходом сумматора 4 выход - с дополнительным тактовым входом счетчика 2 целой части коэффициента деления, дополнительный

725011

выход которого соединен с дополнительным входом счетчика 3 импульсов и с дополнительной выходной шиной 10. Устройство работает следующим

5 образом.

Импульсы с шины 6 частоты, подлежащей делению (за исключением тех, которые заблокируются элементом 1), поступают на тактовый вход счетчика

10 2.

Импульсы поделенной частоты с выхода этого счетчика проходят на шину 7 и на вход счетчика 3. Счетчик 3 последовательно проходит все воз15 можные состояния, количество которых для п-разрядного (двоичного) счетчика составляет 2 М. Следовательно, за время формирования М выходных импульсов устройства на вхо20 дах А ,...,А сумматора 4 в некотором порядке формируются все п-разрядные двоичные числа. На входы В, ,...,Bj сумматора 4 постоянно подается число N, равное двоичной

25 записи дробной части коэффициента деления.

Следовательно, за время формирования М выходных импульсов устройства сигнал переполнения сумма30 тора 4 формируется N раз. Данный сигнал подается на вход Запрет элемента 1 и вызывает блокирование одного входного импульса.

В то же время канал устройства, образованный элементом 1 и счетчиком 2, осуществляет деление входной частоты либо на Р (если запрет отсутствует) , либо на Р+1 (если выходной/ сигнал счетчика 2 описанным путем привел к формированию запрета).

За время М выходных импульсов устройства запрет формировался N раз и отсутствовал (МтЫ) раз и, следовательно, число, входных импульсов устройства за этот период составило

N(P4-1) + (M-N)P РМ + N

Средний коэффициент деления устройства составляет

J-u К Р 4 -Nf. М М

или, учитывая, что М 2 , и переходя от простой дроби к двоичной,

К Р, N.

Подключение выходов счетчика 3 входам сумматора 4 в обратном порядке не изменяет среднего коэффициен

Изобретение может быть использовано в устройствах автоматики и измерительной техники. Цель изобретения - повышение равномерности выходной частоты. Делитель частоты содержит элемент 1 ЗАПРЕТ, счетчик 2 целой части коэффициента деления, сумматор 4, источник 5 кода дробной части коэффициента деления. Введение в устройство счетчика 3 импульсов с соответствующим подключением его к сумматору при задании кода дробной части коэффициента деления в виде двоичной дроби позволяет существенно упростить схему устройства. Выполнение сумматора 4 и счетчика 3 импульсов реверсивными и введение дополнительного элемента ЗАс S ПРЕТ расширяет функциональные возможности устройства за счет обеспече(Л ния реверсивного режима работы. 1 3.п. ф-лы, 2 ил.