@ -Ичный сумматор Советский патент 1986 года по МПК G06F7/72 

00

со

ЕС

сл 11 Изобретение относится к вычислительной технике и может быть использовано для построения быстродёйствущих арифметических устройств, работа ющих как в двоичной так и в позиционно-остаточной -системах счисления. Цель изобретения - повышение быст родействия устр.ойства. На фиг.I представлена функциональная схема З-ичного сумматора; на фиг.2 - функциональная схема блока управления. Сумматор содержит первый и второй регистры I и 2 8-ичных цифр слагаемых, п блоков 3.1,...,З.п формирования сумм, п блоков 4.1,...,4.п формирования сумм, увеличенных на единицу, (п-1) блоков 5.1,... 5.(п-1) сумм, уменьшенных на основание системы счисления 3, блок 6 формирования переноса, блок 7 управления, п мультиплексоров 8.1,,.,,8.п, п шифраторов 9.1,...,9.п, первый, второй, третий элементы ИЛИ 10 - 12 вход 13 функции переноса З-ичного сумматора, выход 14 функции переноса, S-ичного сумматора, выход суммы 15 З-ичного сумматора. Блок 7 управления содержит первы yupa , второй, третий элементы НЕ 16 - 18, первый, второй, третий, четвертый, пятый, шестой, седьмой элементы И 19 - 25, первый, второй элементы ИЛИ 26 и 27, вход 28 переноса, вход 29 возможного переноса вход 30 функ ции переноса, первый, второй, трети четвертый, пятый выходы 31-35. В основу работы устройства положено то, что при сложении S-ичных цифр в каждом S-ичном разряде образуются величины а- +Ь, 6+ 1, -5иЕ+ 1 -S, одна из которых передается на выход данного S-ичног разряда.; вводятся понятия перенос в i-OM S-ичном ра:зряде V; , возможный перенос в i-ом S-ичном разряде v., функция выходного переноса i-ro S-и ного разряда f;, функция входного переноса i-ro S-ичного разряда f,., ; образование величин в каждом 5-ично сумматоре вьтолняется по следующим правилам: 0,если S 1,если S О, если Е S- , V; S-1 В таблице отражена зависимость с. : от величины V +1-8 На основе таблицы могут быть соавлены логические выражения для f , функции управления мультиплексоми 8 I I ,--, Vj V V;.Vf() ,. f;-,-v; f(e+l)v; )v; fi,,. v, f(+l-S)v ;,, V vl-fj., . Функции V; и формируют блок формирования переноса, функции ), f(+), f(-S), f(€+l-S), f. рмируют блок 7 управления на свовыходах с первого по пятый. При позиционно-остаточном предавлении суммируемых чисел в виде а (с(, ,,. . .,oin)i , Ь; (р./52/Зп); ожения в каждом З-ичном сумматовыполняется по совокупности осваний системы остаточных классов правилам СОК, т.е. (ct,+/.,oCa + /,..., + /5n), +1 (ог,+/3,+ 1,«г ,..., + N+0, -S(oi,+/i,-(S) ,ci2+/} -(S)p, +Pn-(S)pJ, 6+l-S(«,-/i,+l-(S)p, ,otz- -/5z- ,ct,(S)p ), 3 где ot; , В - остатки от деления S-ичньгх цифр на j-ые о нования СОК, которые должны удовлетворять п условиям Р П Р; , , (),. (5 Г- -1 Если размеры оснований СОК таковы, что для представления их остатков требуется не более шести двоичных разрядов, т.е. Г; 6 то блоки 3.1,...,3.п, 4.1,...,4.п, 5.1,..., 5(п-1) целесообразно выполнять на основе табличной арифметики СОК. В общем случае целесообразно выбирать такие основания СОК, для которых (S).,. 1 и (S)p, О, PJ - KJ тогда для оснований, удовлетворяющих условию (S)p 0, справедливо -S й + 1 +1-5, а для оснований, удовлетворяющих условию (S)n, справедливо +1-5, Среди оснований СОК, выбранных для кодирования S-ичных цифр, только одно может удовлетворить условию (S)p. . О (тре бование взаимной простоты оснований), а остальные - условию (S),,. 1 -Исходя из изложенного для и оснований. Удовлетворяющих условиям (6), при Р525 на фиг.1 представлена функциональная схема 5-ичного сумматора. Для получения максимального быст родействия и минимума аппаратных затрат целесообразно блоки 3.1,..., З.п, 4.1,...,4.п, 5. 1 , . ..,5. (п-О выполнить табличными. Это означает, что на информационные входы мультиплексоров 8.1,...8.п результаты поступают с блоков 3.1, ..,3.п, 4.1, ...,4.п, 5.1,...5.(п-1) в коде 1 из Р: . Шифраторы 9.1,...9.п преобразую йыходы мультиплексоров 8.1,...8.п из кода 1 из Р: в двоичный код. Каж дый шифратор состоит из 2,- log Pl/ /М наименьшее целое, большее или равное X / элементов ИЛИ. Каждый из PJ выходов j-ro мультиплексора разводится на входы тех элементов ИЛИ j-ro шифратора, сумма двоичных весов которых равна номеру этого вы хода. Блок 6 формирования переноса работает в соответствии с формулой (1) представляет собой память на (S-Ox X 1 бит и может быть выполнен в виде 254 (5-1) элементов И на п входов, подключенных выходами на входы одного элемента ИЛИ, выход которого является первым выходом блока 6 формирования переноса (формирует v). Кроме того, в состав блока 6 формирования переноса входит элемент И на п входов, формирующий на втором выходе сигнал V/ . С блоков 3.1,..., З.п на этот элемент И поступают выходы с номерами, соответствующими 5-ой оснастке кодовой матрицы размера 2 (S-1) строк и п столбцов. 5-ичный сумматор работает следующий образом. Слагаемые, представленные кодом СОК в виде а; (оС, ,а,. . . ,к„) и Ь,- (р,,/ij,. .. ,/3„) , по совокупности п оснований поступают на соответствующие регистры I и 2. В соответствии с (4) блоки 3.1, ...,3.п формируют суммы (), блоки 4.1,...,4.п формируют суммы, увеличенные на единицу (+1), блоки 5.1,...,5.(п-1) формируют суммы, уменьшенные на основание системы счисления (-5). Основания Р; , можно подобрать так, чтобы они удовлетворяли условиям (6). Из всех и оснований только одно Р 2 может быть выбрано так, чтобы (5)р 0. В частном случае при 256 (5)j56 О, Это означает, что по этому основанию Е -S и6 + . Остальные основания СОК выбираются так, чтобы (5)р- 1, ,n. При этом по этим основаниям +1-5. С выходов блоков 3.1,...,3.п, 4.1,...,4.п, 5.1,...,5. (п-1) результаты в коде I из поступают на информационные входы соответствующих мультиплексоров 8.1,...8.п. Одновременно результаты с блоков 3.1,..., З.п, в коде 1 из PJ поступают на входы блока 6 формирования переноса, который на своих первом и втором выходах формирует сигнал v; переноса и сигнал V; возможного переноса. Эти сигналы поступают на первый и второй входы блока 7 управления, который в соответствии с (2) формирует на своих пяти выходах сигналы управления, используя при этом поступающий на третий вход сигнал функции входного переноса (вход 13). Для управления мультиплексорами 8.1,..., 8.П на выходе блока 7 управления имеются элементы ИЛИ 10 - 12, которые с условиями (6) форв соответствии мируют сигналы f(, H-s)f(() V f(e+i-s), f(, -S)f(e) V f(e-S), f(e+l, +l-S) f (+l)V f(+-S), a также сигнал выходной функции переноса f; (выхдд 14). В зависимости от значений сигналов f;,, v; и I„ „ в соответствии с таблицей через мультиплексоры 8.1,...,8.п на шифраторы 9. 1 , . . .9.П в коде 1 из Р.- передается одна из величин , +1, по соответствующим основаниям СОК. Шифраторы 9.1,...9.п преобразуют по каждому из оснований код 1 из Р- в двоичный код. В результате на их выходах образуется результат работы S-ичного сумматора, представленный кодом СОК по совокупности из п оснований. Формула изобретени S-ичный сумматор, содержащий два регистра S-ичньгх цифр слагаемых, со стоящие из п подрегистров (п - коли чество оснований системы осадочных классов), п блоков формирования сум п блоков формирования сумм, увеличенных на единицу, блок формировани переноса,- блок управления, первые входы блоков формирования сумм соед нены с выходами соответствующих под регистров первого регистра S-ичньгх цифр, слагаемых, выходы переноса и возможного переноса блока формирования переноса соединены соответственно с первым и вторым входами блока управления, отличающийся тем, что, с целью повышения быстродействия, в него вв дены (п-1) блоков формирования сумм уменьщенных на основание системы счисления, п мультиплексоров, п ши раторов и три элемента ИЛИ, первые входы блоков формирования сумм, кро ме первого, блоков формирования сум уменьшенных на 1 кроме первого, и блоков формирования сумм, уменьшенных на основании системы считывания соответственно объединены между собой, вторые входы блоков формирования сумм, кроме первого, блоков фор мирования сумм, увеличенных на 1, кроме первого, и блоков формирования сумм, уменьшенных на основание системы счисления соответственно. 25-6 объединены между собой и подключены к выходам соответствующих подрегистров второго регистра Этичных цифр слагаемых, первый вход первого блока формирования сумм, уменьшенных на основание системы счисления, соединен с первым входом первого блока -формирования сумм, второй вход первого блока формирования сумм, уменьшенных- на основание системы счисления, соединен с вторым входом первого блока формирования сумм и с выходом первого подрегистра второго регистра S-ичньгх цифр слагаемых, выходы п блоков формирования сумм подключены к соответствующим входам блока формирования переноса и первым информационным входам соответствующих мультиплексоров, вторые информационные входы которых соединены с выходами п соответствующих блоков формирования сумм, увеличенных на l, выходы (п-1) блоков формирования сумм, .уменьшенных на основание системы счисления , соединены с третьими информационными входами мультиплексоров, кроме первого, выходы п мультиплексоров соединены с входами соответствующих шифраторов, выходы которых являются S-ичного сумматора, информационный третий вход блока управления является входом функции переноса S-ичного сумматора, первые управляющие входы всех мультиплексоров, кроме первого, объединены и подключены к выходу первого элемента ИЛИ, первый вход которого объединен с первым входом второго элемента ИЛИ и подключен к первому выходу блока управления,вторые управляющие входы всех мультиплексоров, кроме первого, и первый вход третьего элемента ИЛИ объединены и подключены к второму выходу блока управления, третьи, управляющие входы всех мультиплексоров, кроме первого, и первый вход второго элемента ИЛИ объединены и подключены к третьему выходу блока управления, второй вход первого элеIмента ИЛИ объединен с вторым входом третьего элемента ИЛИ и подключен к четвертому выходу блока управления, пятьй выход блока управления является выходом функции переноса S-ичногб сумматора, выход второго элемента ИЛИ соединен с первым управляющим входом первого мультиплексора, выход третьего элемента ИЛИ соединен вторым управляющим входом первого мультиплексора, причем блокуправления содержит с первого по третий элемента НЕ, с первого по седьмой элементы И, первый и второй элементы ИЛИ, вход третьего элемента НЕ я ляется третьим информационным входом блока управления и соединен с первыми входами первого, четвертого, шестого и седьмого элементов И вход второго элемента НЕ является вторым информационным входом -седьмого, второго и первого элементов И, вход первого элемента НЕ является первым информационным входом блока управления и соединен с первы ми входами второго, пятого элемент И и вторым входом шестого элемента 58 . И, выход первого элемента НЕ соединен с вторыми входами третьего и четвертого элементов И, выход второго элемента НЕ соединен с третьими входами четвертого и пятого элементов И, выход третьего элемента НЕ соединен с первым входом третьего элемента И и с вторым входом пятого элемента И, выходы первого и второго элемента И, шестого и седьмого элемента И соединены соответственно со входами первого и второго элементов ИЛИ, выход которого является первым выходом блока управления, выходы пятого, четвертого, третьего элементов И и первого элемента ИЛИ являются соответственно вторым, третьим, четвертым и пятым выходами блока управления.

Изобретение относится к области вычислительной техники и может быть использовано для построения быстродействующих арифметических устройств, работающих в системе остаточных классов (СОК). Цель изобретения - повьппение быстродействия. S-ичный сумматор содержит регистры S-ичных цифр слагаемых, п блоков формирования суммы (п - количество оснований СОК), п блоков формирования суммы, увелит ченной на единицу, блок формирования переноса, блок управления п мультиплексоров. Новым в S-ичном сумматоре является п-1 блоков формирования суммы, уменьшенной на основание системы счисления S, три элемента ИЛИ п шифраторов и соответствующие связи. Это в сочетании с кодированием слагаемых позиционно-остаточным кодом позс S воляет значительно повысить быстродействие, S-ичного сумматора. 2 ил., (Л 1 табл.

28

f(/i

t iNisl/

ПЛ СЖ) Qp

1/

. 1 у

J5

4/

JVJ332

29 , Jfui

30 ,

гяп

ф

3f

fftut.Z