Изобретение относится к вычислительной технике и может быть исполь зовано при построении коммутационных систем многопроцессорных вычислительных структур, например систолических или матричных процессоров.
Цель изобретения - расширение функциональных возможностей за счет возможности передачи информации по четырем направлениям,
На фиг. 1 изображена часть вычислительного регулярного массива с коммутационным полем; на фиг. 2 - функциональная схема модуля матричного коммутатора.
Вычислительный массив с коммутационным полем состоит из процессорных элементов (ПЭ) и предлагаемых программируемых модулей матричного коммутатора (К) (фиг.1).
Программируемый модуль матричного коммутатора (фиг.2) содержит блок 1 памяти коммутаций,регистр 2 кода коммутации, группу из четырех регистров 3.1-3.4 приема, генератор 4 тактовых импульсов (ГТИ), группу из четырех мультиплексоров 5.1-5,4 выдачи информации, одновибратор 6 по фронту импульса, элемент 7 задержки. На фиг. 2 также изображены первых четыре информационных входа 8.1-8.4 модуля, пятый информационный вход 9 модуля, вход 10 пуска модуля, информационные выходы 11.1-11.4 модуля.
Блок 1 памяти коммутаций служит для хранения кодов коммутаций, соответствующих различным алгоритмам, на которые ориентирован вычислительный массив.
Регистр 2 кода коммутации предназначен для хранения кода коммутации алгоритма, выполнение которого происходит в вычислительном массиве.
Группа из четырех регистров 3.1- 3.4 приема служит для приема информации с четырех соответствующих сто- рои модуля.
ГТИ 4 служит для выдачи последовательности импульсов, которые син-. хронизируют работу модуля.
Группа из четырех мультиплексоров 5.1-5.4 вьщачи предназначена для выдачи информации с регистров 3.1-3.4 по соответствующим направлениям согласно коду коммутации алгоритма, на который настроен вычислительньш массив в данный момент времени.
5
0
5
0
0
5
0
5
Одновибратор 6 по фронту импульса предназначен для обнуления всех регистров модуля перед началом его работы.
Элемент 7 задержки служит для задержки импульса синхронизации записи Б регистр 2 кода коммутации на время переходных процессов в блоке 1 памяти.
Предлагаемый модуль работает следующим образом.
Работа программируемого модуля матричного коммутатора инициируется установкой единичного уровня сигнала на входе 10 пуска модуля, который запускает ГТИ 4, а через одновибратор 6 обнуляет все регистры модуля. На входе 9 модуля устанавливается код коммутации, который сохраняет свое значение неизменным до следующего перепрограммирования коммутации в массиве. Тактовые импульсы, поступая на вход считывания блока 1 памяти коммутаций, а через элемент 7 задержки - на синхровход записи регистра 2 кода коммутации, производят запись в этот регистр кода коммутации, которьй определен выполняющимся алгоритмом. Код коммутации с выхода регистра 2 кода коммутации, определенным образом поступая на управляющие входы мультиплексоров 5.1-5.4, задает их работу по определенным входам и информация на выходы 11.1-11.4 модуля поступает с выходов определенных регистров 3.1-3.4 по определенному закону коммутации, который задается алгоритмом обработки информации. Таким образом, по каждому тактовому импульсу с ГТИ 4 происходит прием информации в модуль на регистры 3.1-3.4 и его настройка на дальнейшую передачу информации через мультиплексоры 5.1-5.4.
Если в ходе решения .задачи необходимо произвести перекоммутацию связей между процессорными элементами в массиве, на входе 9 программируемых модулей матричного коммутатора устанавливается необходимый микрокод алгоритма и по следующему тактовому импульсу с ГТИ 4 происходит перепрограммирование структуры пространственных связей между процессорными элементами массива.
Далее функционирование устройства протекает аналогично рассмотренному.
Окончание работы программируемого модуля матричного коммутатора происхо
дит по установке на входе 10 пуска модуля нулевого сигнала, который запрещает работу ГТИ 4 и всего устройства в целом.
Таким образом, программируя опре- деленным образом блоки памяти коммутаций во всех модулях матричного коммутатора, с помощью подачи одного микрокода на все модули структуры можно производить перепрограммирование массива процессорных элементов на выполнение другого алгоритма, используя значительно меньшее число внешних выводов.
Предлагаемый программируемый мо дуль матричного коммутатора может найти широкое применение в однородных коммутационных регистровых структурах при создании параллельных процессоров цифровой обработки сигналов.
.-
Формула изобретения
Модуль матричного коммутатора, содержащий первый и второй регистры, первый и второй мультиплексоры и бло управления, содержащий регистр кода коммутации, причем первый и второй информационные входы модуля соедине- ны с информационными входами первого и второго регистров, выходы которых соединены с первым и вторым информационными входами первого и второго мультиплексоров, управляющие входы которых со бдинены с выходом блока управления, адресные входы которого соединены с третьим информационным входом модуля, первый и второй информационные выходы которого соединены с выходами первого и второго мультиплексоров, отличающий- с я тем, что, с целью расширения функциональных возможностей за счет возможности передачи информации по че- тьфем направлениям, модуль содержит третий и четвертый регистры, третий
fO
5 .
J5
25
35
40
45
и четвертый мультиплексоры, а в блок управления введены генератор тактовых импульсов, элемент задержки, одновибратор и блок памяти коммутаций, причем четвертьй и пятьш информационные входы модуля соединены с информационными входами третьего и четвертого регистров, выход первого регистра соединен с первым информационным входом третьего мультиплексора, выход которого соединен с третьим информационным выходом моду-- ля, выход второго регистра соединен с первым информационным входом четвертого мультиплексора, второй и третий информационные входы -которого соединены с вторым и третьим информационными входами третьего мультиплексора и выходами третьего и четвертого регистров соответственно, третьи информационные входы первого и второго мультиплексоров соединены с выходом третьего и четвертого регистров соответственно, управляющие входы третьего и четвертого мультиплексоров соединены с выходом блока управления, выход четвертого мульти- плексора соединен с четвертым информационным выходом модуля, вход запуска которого соединен с входом генератора тактовых импульсов, выход которого соединен с входом элемента задержки, выход которого соединен с синхровходом записи регистра кода коммутации, вход сброса которого соединен с входами сброса первого,второго, третьего, четвертого регистров и выходом одновибратора, вход которого соединен с входом запуска модуля, входы записи первого, второго, третьего, четвертого регистров соединены с выходом генератора тактовых импульсов и синхровходом считывания блока памяти коммутаций, выход которого соединен с информационным входом регистра кода коммутации.
«/CZI
д/
агг-Ili
j.z
и л
JJ
J4
i/
гфя/
:J
г).
/7-
J
5J
/-rj
название | год | авторы | номер документа |
---|---|---|---|
Микропрограммное устройство управления | 1985 |
|
SU1354192A1 |
РАСПРЕДЕЛЕННАЯ СИСТЕМА ДЛЯ ПРОГРАММНОГО УПРАВЛЕНИЯ | 1998 |
|
RU2133054C1 |
Параллельный логический мультиконтроллер | 2016 |
|
RU2634199C1 |
МОДУЛЬ ДЛЯ РЕТРАНСЛЯЦИИ СООБЩЕНИЙ В КОММУТАЦИОННОЙ СТРУКТУРЕ | 2002 |
|
RU2222044C2 |
Модуль программируемого коммутатора | 1986 |
|
SU1376094A1 |
Модуль матричного коммутатора | 1990 |
|
SU1793436A2 |
МИКРОКОНТРОЛЛЕРНАЯ СЕТЬ | 2007 |
|
RU2336556C1 |
Микропрограммное устройство управления | 1985 |
|
SU1319029A1 |
Микропрограммное устройство управления | 1983 |
|
SU1133595A1 |
Микропрограммное устройство управления | 1986 |
|
SU1310818A1 |
Изобретение относится к вычислительной технике и может найти применение при построении коммутационных систем многопроцессорных вычислительных структур, например систолических или матричных процессоров. Цель изобретения - расширение функциональных возможностей за счет возможности передачи информации по че- тьфем направлениям.Программируемый модуль матричного коммутатора содержит блок памяти коммутаций, регистр кода коммутации, генератор тактовых импульсов, четыре регистра приема, четьфе мультиплексора выдачи информации, одновибратор по фронту импульса и элемент задержки. При задании определенного кода коммутации информация с одного из четьфех входов передается на один из четырех выходов, модуля. 2 ил. (Л ю 00 о СП ф Од
5:4
net
Редактор Е. Копча
фг/г
Составитель 0. Березикова
Техред И.ТГоповичКорректор Г. Решетник
Подписное
Заказ 7066/53тираж 671
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113033, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, г. УжгородГулГпроёктная Т
Подписное
Ячейка матричного коммутатора | 1983 |
|
SU1121778A1 |
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Авторское свидетельство СССР № 1177804, кл | |||
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Авторы
Даты
1986-12-30—Публикация
1985-09-26—Подача