Микропрограммное устройство управления Советский патент 1987 года по МПК G06F9/22 

10

15

20

Изобретение относится к автоматике и вычислительной технике и может быть использовано при проектировании высокоэкономичных устройств управления .

Цель изобретения - уменьшение объема оборудования устройства.

На чертеже показана функциональная схема микропрограммного устройства управления.

Устройство содержит блок 1 памяти микрокоманд с выходом 1, старшихразрядов адреса,выходом Ij младшихразрядов адреса,выходом Ij многофункциональных разрядов, выходном 1 кода операционной части микрокоманд, выходом 1 признака микрокоманды ветвления, регистр 2 адреса, регистр 3 микрокоманд, триггер 4 пуска, генератор 5 тактовых импульсов, мультиплексор 6 логических условий, коммутаторы 7-9, элементы И 10-12, элементы ИЛИ 13-15, выход 16 признака конца операции устройства, выход 17 признака концаработы устройства,выход 18кода операцииустройства, вход 19 логических условий устройства, вход 20 пуска устройства, выход 21 микроопераций устройства.

Сущность изобретения состоит в уменьшении объема оборудования блока памяти микрокоманд и микропрограммного устройства управления в целом путем размещения информации о проверяемых логических условиях в поле адреса микрокоманд и исключения из формата микрокоманд поля логических условий.

Суть ДИСЩ1ПЛИНЫ функционирования, реализуемой в предлагаемом устройстве, состоит в следукяцем. ,

В известных аналогах формат микрокоманд определяется выражением

К; У, А, Х,

у - поле микроопераций;

Представим поле А в следующем вид А А А,р А, ,

где - знак операции конкатенации.

В предпагаемом устройстве значение кода в поле А, используется многофункционально: при oL 1 Aj.p X при об 0, ACJ, , , где X - код . проверяемого логического условия, АСП; - код средней части адреса сле- .дующей микрокоманды.

При этом адрес очередной микрокоманды, записываемой в регистр адреса определяется следующим образом: если об 1, X,;j О, то

Aj ACT.-..XAMA;-,J

если об 1, X;; 1, то

А; .Ua;.,,.:,; если об О, то

А A,,.,,.J

.АГЛ;.,,.З Ы А

i-,

Ci ,-(

мл ,--1

30

мд,.г ACT;.J

35

40

где

снимаемые с соответств ющих выходов блока памяти микрокоманд; значения код

АМА,-- Acr.-.j, хранящиеся в регистре адр са при форми вании (-2)микрокомандыномер логиче кого условия проверяемого после вьтолн ния i-й микр команды.

Предлагаемое микропрограммное ус ройство управления работает в режи Г

А„45 мах реализации линейных микрокоманд

А - поле адреса следующей микро- / , п v i u uwdn/ К-ПМЯНП1,. t i Л реализации микрокоманды,

X - поле кода проверяемого логического условия.

Для предлагаемого устройства формат микрокоманд определяется выражением

М У, A,5i ,

где 66 - метка, определяемая выражением

50

команды ветвления (ы 1, X,-; 0) , реализации микрокоманды ветвления ( 1, X;j 1).

В исходном положении регистры 2 и 3, триггер 4 находятся в нулевом состоянии (цепи установки схемы в исходное состояние не показаны). 55 В разряде регистра 3, соответствующем микрооперации Конец команды устройства,записана единица, и на выходе 16 присутствует высокий уровень сигнала.

oi

1 - если микрокоманда является

микрокомандой ветвления, .О-в противном случае.

Представим поле А в следующем виде. А А А,р А, ,

где - знак операции конкатенации.

В предпагаемом устройстве значение кода в поле А, используется многофункционально: при oL 1 Aj.p X, при об 0, ACJ, , , где X - код . проверяемого логического условия, АСП; - код средней части адреса сле- .дующей микрокоманды.

При этом адрес очередной микрокоманды, записываемой в регистр адреса, определяется следующим образом: если об 1, X,;j О, то

Aj ACT.-..XAMA;-,J

если об 1, X;; 1, то

А; .Ua;.,,.:,; если об О, то

А A,,.,,.J

.АГЛ;.,,.З Ы А

i-,

Ci ,-(

мл ,--1,

0

мд,.г ACT;.J

5

0

снимаемые с соответствующих выходов блока памяти микрокоманд; значения кодов

АМА,-- Acr.-.j, хранящиеся в регистре адреса при формировании (-2)й микрокоманды; номер логического условия, проверяемого после вьтолне- ния i-й микрокоманды.

Предлагаемое микропрограммное устройство управления работает в режи Г

/ , п v i u uwdn/ t i Л реализации микро0

команды ветвления (ы 1, X,-; 0) , реализации микрокоманды ветвления ( 1, X;j 1).

В исходном положении регистры 2 и 3, триггер 4 находятся в нулевом состоянии (цепи установки схемы в исходное состояние не показаны). 5 В разряде регистра 3, соответствующем микрооперации Конец команды устройства,записана единица, и на выходе 16 присутствует высокий уровень сигнала.

3

Код операции с входа 18 устройства через коммутаторы 7-9 поступает на информационные входы регистра 2, Работа устройства начинается с подачи сигнала Пуск на вход 20 устрой- ства. При этом триггер 4 переходит в единичное состояние и включает генератор 5 тактовых импульсов.- Сигнал , проходит через элемент И 11, элементы ИЛИ 14 и 15 и поступает на входы С,- С регистра 2 адреса. При этом в регистр 2 адреса с информационных входов записьшается адрес первой микрокоманды микропрограммы.

Далее работу устройства целесооб- разно рассматривать по режимам.

Первьй режим. После записи в регистр 2 адреса первой микрокоманды, ее код выбирается из блока 1 памяти и поступает на выходы l. По сиг налу с выхода генератора 5 код операционной части микрокоманды поступает в регистр 3. С выхода регистра 3 код операционной части микрокоманды поступает на выход 21 уст- ройства. Так как для первого режима об О, то адрес очередной микрокоманды формируется следующим образом. На информационные входы регистра 2 адреса через коммутаторы 7-9 поступают коды А , А. и A, соответственно с выходов 1,- 1 блока 1 памяти. Так как на управляющих входах С, - С 5 присутствуют единичные сигналы, то адрес А; очередной микро команды определяется выражением

А| АС,;.,АСР;,,-., ,

где - знак конкатенащш.

Второй режим. Устройство формиру- ет микрокоманды ветвления ( о& 1), и значение проверяемого логического условия равно единице (Х 1). Формирование адреса очередной микрокоманды осуществляется следующим обра- зом. Сигнал с выхода 1у блока 1 памяти через элемент ИЛИ 13 закрывает по управляющему входу элемент И 1 а сигнал с выхода мультиплексора 6 закрывает по управляющему входу зле- мента И 10 и открывает элемент- И 1

При поступлении импульса t, с генератора 5 управлякщий сигнал появляется только на управлякнцем входе С t При этом адрес очередной микрокоман- ды в регистре 2 адреса А; определяется выражением

А; А„.,АСР;,А,;, ,

224

Выдача операционной части микрокоманды на выход 21 устройства осуществляется аналогично описанному алгоритму.

Третий режим. Устройство формирует микрокоманду ветвления (ot 1) и значение проверяемого логического

условия равно нулю (Х 0). 1

В этом режиме сигнал на выходе

мультиплексора 6 отсутствует. При поступлении сигнала t, с выхода генератора на управляющем входе С, появляется единичный сигнал. Адрес А; очередной микрокоманды при этом оп- редеЛяется выражением

А: А

ст;

А

А,

,, ср;-, ,-г .

Формирование и выдача на выход 21 операционной части микрокоманды осуществляется аналогично описанному алгоритму работы устройства.

формула изобретения

Микропрограммное устройство управления, содержащее блок памяти микрокоманд, регистр микрокоманд, регистр адреса, мультиплексор логических условий, триггер пуска, генератор тактовых импульсов, первый коммутатор, выход которого соединен со старшими разрядами информационного входа регистра адреса, выход которого соединен с адресным входом блока памяти микрокоманд, выходы поля старших разрядов адреса микрокоманды и поля операционной части микрокома}#ды которого соединены соответственно с первым информационным входом первого коммутатора и информационным входом регистра микрокоманд, выход микроопераций которого является выходом устройства, выходы признака конца работы и признака конца операции регистра микрокоманд соединены соответственно с входом установки в О триггера пуска и управляющим входом первого коммутатора, выход поля ло-. гических условий регистра микрокоманд соединен с управляющим входом мультиплексора логических условий, вход запуска устройства соединен с входом установки в 1 триггера пуска, прямой выход которого соединен с входом запуска генератора тактовых импульсов, первый выход которого соединен с входом записи регистра микрокоманд, отличающеес я тем.

что, с целью сокращения объема оборудования, оно содержит второй и третий коммутаторы, с первого по третий элементы И, с первого по третий элементы ИЛИ, причем выход поля младших разрядов адреса блока памяти микрокоманд соединен с первым информационным входом второго коммутатора, выход которого соединен с младшими разрядами информационного входа адреса регистра адреса, выход поля средних разрядов адреса блока памяти микрокоманд соединен с первым входом второго коммутатора, выход которого соединен с остальньми раз - рядами информационного входа регистра адреса, выход поля признака микрокоманды ветвления блока памяти микрокоманд соединен со стробирукнцим входом мультигшексора с инверсным fexo- дом первого элемента ИЛИ, выход признака конца работы регистра микрокоманд соединён с управляющими входами второго и третьего коммутаторов и прямым входом первого элемента ИЛИ, выход которого соединен с первым входом первого элемента И, выход которого соединен с первьи и вхо- дами второго и третьего элементов

ИЛИ и первым входом записи регистра адреса, второй выход генератора тактовых импульсов соединен с первым входом второго, вторым входом первого и прямым входом третьего элементов И, выходы второго и третьего элементов И соединены с вторыми входами третьего и второго элементов ИЛИ соответственно, выходы которых соединены соответственно с вторым

и третьим входами записи регистра адреса, вход логических условий устройства соединен с информационным входом мультиплексора логических условий, выход которого соединен с инверсным входом третьего и прямым входом второго элементов ИЛИ, входы логических условий устройства поразрядно соединены с вторыми информационными входами первого, второго и

третьего коммутаторов соответственно.

Редактор О.Бугир

Составитель А.Афанасьев :

Техред л1сердюкова Корректор Е.Сирохман

Заказ 7267/47 Тираж 670Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полигра4«ческое предприятие, г. Ужгород, ул. Проектная, 4

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при проектировании высокоэкономичных устройств управления. Цель изобретения - уменьшение объема оборудования. Устройство содержит блок памяти микрокоманд, регистр адреса, регистр микрокоманд, три коммутатора, три элемента И, три элемента ИЛИ, триггер пуска, мультиплексор логических условий и генератор тактовых импульсов. Введение двух коммутаторов, трех элементов И и трех элементов ИЛИ обеспечивает достижение цели. 1 ил. N5 00 tc ю