Устройство для вычисления суммы произведений Советский патент 1987 года по МПК G06F7/544 G06F17/16 

Изобретение относится к области вычислительной техники и может быть использовано в арифметических устрой .ствах цифровых вычислительных машин.

Цель изобретения - повышение быст родействия,

На фиг. 1 представлена структурная схема устройства для вычисления суммы произведений; на фиг. 2 - схема многовходового сумматора (при п - количество пар сомножителей ),

Устройство для вычисления суммы произведений состоит из группы блоков 1 промежуточных вычислений, каждый из которых содержит группы мультиплексоров 2 и 3, элементы ИЛИ 4 и 5, регистры 6 и 7, группу элементов 8 запрета, сумматор 9, квадратор 10 и группы мультиплексоров П и 12, установочного входа 13, тактовых входов 14 - 17, групп информационных входов 18 и 19, регистра 20 коэффициента, многовходового сумматора 21, регистра 22 результата и выход 23 устройства.

Многоразрядный сумматор 21 содержит сумматоры 24 - 30 с сохранением переносов и сумматор 31 с распространением переносов.

Квадраторы 10 могут быть реализованы на ПЗУ.

Устройство для вычисления суммы произведений значение

Z ZX;Y

определяет согласно следующей ле

,

(X,+Y,. ) - У,-) -k

Z

л

1

-т

где K.Z: .X;.

Устройство для вычисления

произведений работает следующим образом.

При наличии X,,..., X на входах 18 по сигналу на входе 13 информация через мультиплексоры 2 записывается в регистры 7 каждого блока 1 соответственно. После этого по сигналу на входе 54 мультиплексоры 1 1 создают цепь, по которой информация с выхода регистров 7 поступает на

4

входы квадраторов 10 соответственно. С их выходов квадраты поступивших величин поступают через мультиплекfO

f5

-

- 5

283754

серы

на сумматор ходит.сложение X , И

20

25

30

50

2 i , где. пронспо заднему фронту сигнала на входе 14 устройства сумма записывается в регистр 20 коэффициента; Таким образом, за один такт происходит вычисление и запись величины К. После вычисления К при наличии на информационных входах 19 Y, ,..,, У по сигналу на входе 13 происходит запись значений через мультиплексоры 3 в регистры 6 блоков 1 соответственно. После этого по сигналу на входе 15 на сумматорах 9 происходит алгебраическое сложение величин, которые хранились в регистрах 6 и 7 каждого блока 1. Полученные на сумматорах 9 значения сумм поступают через, соответствующие мультиплексоры 11 на входы квадраторов 10, где вычисляются значения (Х,;+У; ) . Полученные результаты с выходов квадраторов 10 заносятся в соответствующие регистры 7 по заднему фронту сигнала на входе 15 устройства. В следующем такте по .сигналу на входе 16 устройства закрываются элементы 8 запрета. Информация, хранимая в регистрах 6, поступает через соответствующие сумматоры 9 (суммируясь с нулем) и мультиплексоры 11 на входы квадраторов 10, С их выходов значения Y;

3

через мультиплексоры j соответственно записываются в регистры 6 по зад- 35 нему фронту сигнала на входе 16 в

обратном коде. I

В следующем такте (сигнал на входе 17) на сумматорах 9 складывается

Q содержимое первых и вторых регистров 6 и 7 и результаты суммирования () -Yj через мультиплексоры 12 поступают на входы многоразрядного сумматора 21, где суммируются с личиной -К, поступающей с инверсного выхода регистра 20 коэффициента. По заднему фронту сигнала на входе 17 устройства результат вычислений заносится со сдвигом на один разряд вправо в регистр 22 результата, с которого поступает на выход 23 устройства.

Формула изобретения

Устройство для вычисления суммы произведений, содержащее группу блоков промежуточных вычислений, каждый из которых содерясит два регистра.

3

сумматор и два элемента ШТИ, причем выход первого регистра соединен с входом первого слагаемого сумматора отличающе.еся тем, что, с целью повьшения быстродействия, оно содержит многовходовый сумматор регистр коэффициента, региртр резултата, а каждый блок промежуточных вычислений группы содержит дополнительно квадратор, группу элементов запрета и четыре группы мультиплексоров, причем установочный вход устройства соединен с первыми входами первого и второго элементов ИЛИ и управляющими входами мультиплексоро первой и второй групп каждого блока промежуточных вычислений группы, первый тактовый вход устройства соединен с входом разрешения приема регистра коэффициента- и управляющими входами мультиплексоров третьей и четвертой групп каждого блока промежуточных вычислений группы, второй и третий тактовые входы устройства соединены соответственно со вторыми входами первого и второго элементов ИЛИ каждого блока промежуточных вычислений группы, четвертый тактовый вход устройства соединен с входом разрешения приема регистра результата, выход которого является выходом устройства, информационные входы первой и второй групп устройства соединены соответственно с первыми информационными входами мультиплексоров первой и второй групп соответственно блока промежуточных вычислений группы, выхода мультиплексоров четвертой группы блоков

O

5

промежуточнь х вычислений группы и инверсный выход регистра коэффициента соединены соответственно с входами слагаемых многовходового сумматора, выход которого соединен с информационным входом регистра ко- эФ4л-щиента и со сдвигом на один разряд вправо с информационным входом регистра результата, а также в каждом блоке промежуточных вычислений группы выходы мультиплексоров первой и второй групп соединены соответственно с информационными вхо- , дами второго и первого регистров, входы разрешения приема которых соединены соответственно с выходами первого и второго элементов ИЛИ, второй вход второго элемента ИЛИ соединен с управляющими входами элементов запрета группы, информационные входы которых соединены с выходом второго регистра и первыми информационными входами мультиплексоров третьей группы, выходы которых соединены с входом квадратора, выход которого соединен с вторыми информационными входаг мультиплексоров первой группы, инверсными вторыми информационными входами мультиплексоров второй группы и первыми информационными входами мультиплексоров четвертой группы, вторые информационные входы которых соединены с вторыми ифнормационными 5 входами мультиплексоров третьей группы и выходом сумматора, вход второго слагаемого которого соединен с выходами элементов запрета группы.

0

5

0

С

И

гО -If/

19

У1

;;

1(1

f

2)

f5

Хц

Un

ЕтйЧ

J/«

9

.г

fj f4 Г5 16 П

и

fO

/г

П

24

29

cffuff.2

Составитель А, Клюев

Редактор Л, Пчелинская Техред Л.Сердюкова Корректор Л. Патай

™. .„ . -

Заказ 7442/47Тираж 670Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

29

30

Изобретение относится к области вычислительной техники и может быть использовано в специализированных устройствах цифровой обработки информации. Устройство предназначено для вычисления суммы попарных произведений вида. Цепью изобретения является повьшение быстродействия. Поставленная цель достигается тем, что устройство, содержащее группу блоков прометку точных вычислений, каждый из которых содержит два регистра, сумматор и два элемента ИЛИj содержит многовходовой сумматор, регистры коэффициента и результата, а каждый блок промежуточных вычислений содержит дополнительно четыре группы мультиплексоров, квадратор и группу элементов запрета с соответствующими связями. 2 ил. о 9 (Л С