Устройство для контроля знаний Советский патент 1987 года по МПК G09B7/02 

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам автоматизированного приема экзаменов, контрольных работ и закрепления знаний обучаемых при изучении нового материала, и может, быть использовано в учебном процессе в различных учебных заведениях

Целью изобретения является расширение дидактических возможностей устройства.

На фиг.1 представлена структурная схема устройства; на фиг.2 - схема блока анализа; на фиг.З - схем узла управления; на фиг.4 - схема узла вычисления дисперсий; на фиг.5 - схема узла вычисления контролируемого параметра.

Устройство содержит (фи11,1) блок предъявления информации, блок .2 управления, блок 3 ввода информации, блок 4 индикации, блок 5 регистрации вычислитель 6 характеристик учебного процесса, блок 7 контроля, блок 8 оценку, блок 9 сравнения и блок 10 анализа данных.

Блок 10 анализа данных содержит (фиг.2) узел 11управления, узел 12 вычисления дисперсии, узел 13 вычисления контролируемого параметра и ключи 14.

Узел 11 управления содержит (фиг.З) элемент И 15, триггер 16 и элемент НЕ 17.

Узел 12 вычисления дисперсии содержит (фиг,4) сумматоры 18-20, эле- мен 1;ы И 21 и 22, цифроаналоговые преобразователи 23 и 24, первый 25 и второй 26 делители, умножители 27 и 28 и квадратор 29.

Узел 1Э вычисления контролируемого параметра содержит (фиг,5) элементы И 30 и 31, цифроаналоговые преобразователи 32 и 33, вычитатель 34, умножитель 35, делитель 36, компараторы 37 и 38, элементы НЕ 39 и 40 и элемент ИЛИ 41.

Устройство работает следующим образом.

Сигнал с выхода блока 5, пропорциональный значению контролируемого параметра X, поступает в виде двоичного кода на вход элемента И 30 и ключи 14. С выхода блока 12 поступают тактовые импульсы на вход элемента И 15 узла 11 управления и на другой вход ключей 14. В исходном состоянии с выхода элемента ИЛИ 41 на

5

0

5

0

5

0

5

0

5

третий вход ключей 14 поступает разрешающий сигнал, который обеспечивает прохождение сигнала, пропорционального X, и тактовых импульсов на вход вычислителя 6. Кроме того, тактовые имлульсы поступают на входы сумматоров 19 и 20, где происходит их суммирование, причем в исходном состоянии в сумматоре 19 записана -1, а в сумматоре 20 - -2. Результат суммирования поступает через элементы И 21 и 22 на цифроаналоговые преобразователи 23 и 24 при наличии разрешающего сигнала с выхода узла 11. При поступлении второго тактового импульса на вход узла 11 управляющий триггер 16 вырабатывает разрешающий сигнал, поступающий на элементы И 21, 22, 30 и 31 . Одновременно сигнал с выхода узла 11 через элемент НЕ 17 закрывает второй вход элемента И 15, тем самым обеспечивая постогнный разрешающий сигнал на выходе узла 11 при , где п - номер этапа, на котором производится оценка,

При наличии разрешающего сигнала с выхода узла 11 на выходе 2 цифро- аналогового преобразователя 23 вырабатывается напряжение, пропорциональное (п-1), на выходе цифроаналогового преобразователя 24 - пропорциональное (п-2), на выходе цифроаналогового преобразователя 32 - пропорциональное величине Х, на выходе цифроаналогового преобразователя 33 - пропорциональное Xj , где Х, - значение математического ожидания контролируемого параметра, полученное на предьщу- щем (п-1)-м шаге, С выхода вычитате- ля 34 напряжение, пропорциональное величине ( Х,,,, ) , поступает на вход квадратора 29 узла 12 и на вход делителя 36 блока 13, С выхода квадратора 29 напряжение, пропорциональное ( )., поступает на вход умножителя 27, на второй вход которо.- го поступает напряжение, пропорциональное величине 1/п-1 с выхода делителя 25, Это же напряжениер пропорциональное величине 1/п-1, поступает на второй вход делителя 26, на выходе которого формируется напряжеп-2 .

нне, пропорциональное величине -;т ,

поступающее на вход умножителя 28, На второй вход умножителя 28 поступает напряжение, пропорциональное величине дисперсии S , , вычисленной на предыдущем этапе. Выходы умножителей 27 и 28 подключены к сумматору 18, на выходе которого напряжение пропорционально величине дисперсии S| в соответствии с формулой

s - т SK + (х - X )2

П-1 1-1 П-1 и-1

по которой рассчитывается значение дисперсии контролируемого параметра. Напряжение, пропорциональное величине дисперсии, с выхода сумматора 18 поступает на вход умножителя 35, с выхода которого напряжение, пропорциональное величине S , поступает на вход делителя 36, на выходе которого напряжение пропорционально величине

Хп 5liM

vT

. Оно поступает на

компаратор 38, где сравнивается с постоянными напряжениями, пропорциональными значению 4 в выбранном масштабе.

При значении напряжения - п-1

больше напряжения сравнения 4 на выходе компаратора вырабатывается постоянное управляющее напряжение пр

/X - X / выполнении условия К

,JTO управляющее напряжение должно закрыть ключи, чтобы не допустить прохождения сигналов с выхода блоков 5 и 2 на вход вычислителя 6. Для этого

сигнал с выхода компаратора 38 инверI

тируется элементом НЕ 40 и через

элемент ИЛИ 41 подается на третий

вход ключей 14.

При невыполнении условия К

: 4 на вьгходе компаратора

h-1

напряжение отсутствует и на выходе элемента НЕ 40 появляется разрешающее напряжение. Для выполнения условия Х, 4S, напряжение с выхода цифроаналогового преобразователя 23, пропорциональное величине П-1, поступает на компаратор 37, где сравнивается с постоянным напряжением, пропорциональным значению 6 в выбранном масштабе. При выполнении условия (п-1) 6 на выходе ком паратора вырабатывается управляющее напряжение, которое инвертируется элементом НЕ 39 и через элемент ИЛИ 41 поступает на третий вход ключей

5

fO

20

25

30

.

35

0.

а

5 Qгг

14, запрещая прохождение сигналов. При на третий вход ключей 14 поступает разрешающий сигнал.

Таким образом, прохождение сигна- ,лов через ключи 14 обеспечивается во .всех случаях для п 1...6, а для

/ X . - X | 4 ) ,

в том случае, если .

-1 Этим обеспечивается фильтрация

значений Х, которые являются грубыми ошибками оператора, что повьшает достоверность статистического контроля.

Формула изобретения

1. Устройство для контроля знаний, содержащее блок предъявления информации, блок индикации, блок оценки и последовательно соединенные вычислитель характеристик учебного процесса, блок кЬнтроля, блок сравнения, блок управления, блок ввода информации и блок регистрации, второй вход которого подключен к второму выходу блока управления, третий выход которого .подключен к входу блока индикации, четвертый выход - к входу блока предъ- явления информации, выход которого подключен к второму входу блока управления, второй выход блока контроля подключен к блоку оценки, а третий вьрсод - к первому входу вычислителя характеристик учебного процесса, отличающееся тем, что, с целью расширения дидактических i возможностей устройства, в него введен блок анализа данных, выполненный в вчде последовательно соединенных узла управления, узла вычисления дисперсии, узла вычисления контроли- руемого параметра ключей, первые выходы которых подключены к второму входу узла вычисления дисперсий, третий вход которого подключен к второму выходу узла вычисления контролируемого параметра, второй вход ко- . . торого подключен к второму выходу блока контроля, третий вход - к выходу узла управления, четвертьй вход- к выходу блока регистрации, соединенному с вторым входом ключей, третий вход которых подключен к третьему выходу блока управления, соединенному с входом узла управления, йри этом первый и второй выходы ключей подключены соответственно к второму и третьему входам вычислителя характеристик .учебного процесса.

5128

2,Устройство по п.1, о т л и ч а- ю щ е е с я тем, что узел вычисления дисперсии содержит квадратор, первый сумматор, последовательно соединенные второй сумматор, первый элемент И, первый цифроаналоговый преобразователь, первый делитель, первый умножитель и последовательно соединенные третий сумматор, второй элемент И, второй цифроаналоговый преобразователь, второй делитель и второй умножитель, второй вход которого подключен к выходу, первого сумматора, а выход - к первому входу первого сумматора, второй вход которо го со.единен с выходом первого умножителя, второй вход которого подключен к выходу квадратора, выход первого цифроаналогового преобразователя подключен к второму входу второго делителя, при этом выход первого сумматора и выход первого цифроаналогового преобразователя являются выхо- , дом блока, входы первого и второго элементов И объединены и являются первым входом блока, входы первого и второго сумматоров объединены и являются вторым входом блока, а вход квадратора - третьим входом блока,

3,Устройство по п.15 от л и - чающееся тем, что узел вычисления контролируемого параметра содержит умножитель, последовательно.

Ф«г.7

соединенные первый элемент И, первый цифроаналоговый преобразователь, вы- читатель, делитель, первый компаратор, первый элемент НЕ и элемент ИЛИ, последовательно соединенные второй элемент И и второй цифроаналоговый преобразователь и последовательно соединенные второй компаратор и второй элемент НЕ, вход которого подключен к второму входу элемента ИЛИ, в ыход умножителя подключен к второму входу делителя , выход второго цифро- аналогового преобразователя подключен к второму входу вычитателя, при этом входы умножителя и второго коммутатора являются первым входом блока, первый вход второго элемента И - вторым входом блока, второй вход второго элемента И и первый вход первого элемента И - третьим входом блока, второй вход первого элемента И - четверть входом блока, выход элемента ИЛИ - первым выходом блока, а выход вычи-, тателя является вторым выходом блока.

4. Устройство по п,1, отличающееся тем, что узел управления содержит последовательно соединенные элемент И, триггер и элемент НЕ, выход которого подключен к первому входу элемента И, второй вход которого является входом блока, а выход триггера - выходом блока.

От 2От 5

Изобретение относится к области автоматики и вычислительной техники, в частности к устройствам автоматизированного приема экзаменов, контрольных работ и закрепления знаний обучаемых j и может быть использовано в учебном процессе в различных учебных заведениях. Расширение дидактических возможностей осуществляется за счет введения в устройство, содержащее блок, предъявления информации, блок индикации, блок оценки, вычислитель характеристик учебного процесса,блок контроля, блок сравнения, блок управления, блок ввода информации и блок регистрации, блока анализа данных, выполненного в виде узла управления, узла вычисления дисперсии, узла вычисления контролируемого параметра и ключей, а также за счет выполнения узла вычисления дисперсии в виде квадратора, трех сумматоров, двух элементов И, двух цифроаналого- вых преобразователей, двух делителей и двух умножителей, за счет выполнения узла вычисления контролируемого параметра в виде умножителя, двух элементов И, двух компараторов, двух цифроаналоговых преобразователей, вычислителя, делителя, двух элементов НЕ и элемента ИЛИ, за счет выполнения узла управления в виде элемента НЕ. 3 з.п.ф-лы, 5 ил. I (Л ю 00 ел СП

11

л

if

15

,,К 7Z,/J Фмз.З

OmS Omil OmS OmlZ

Составитель Т.Панина Редактор И.Николайчук Техред Л. Сердюкова Корректор А, Зимокосов

Заказ 298Тираж 455Подписное.

ВНИШШ Государственного комитета СССР

по делам изобретений и открытий 113035,, Москва, Ж-35, Раушская наб. , д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная, 4

Фиг.

Фмг.5