Логический элемент Советский патент 1987 года по МПК H03K19/94 

112

Изобретение относится к импульсной технике и может быть использовано при построении цифровых логических комбинационных узлов.

Целью изобретения является расши- рение функциональных возможностей и повьшение быстродействия за счет увеличения числа формируемых одновременно логических функций и уменьшения межузловых емкостей.

На чертеже изображена электрическая принципиальная схема логического элемента.

Логический элемент на МДП-тран- зисторах содержит первую входную ши- ну 1, соединенную с затвором первого р-транзистора 2, вторую входную шину 3, соединенную с затвором второго р-транзистора 4, исток которого соединен с шиной 5 питания, первый и второй п-транзисторы 6 и 7. истоки которых соединены с общей шиной 8, первую выходную шину 9, пять р-тран- зисторов 10-14 и пять п-транзисторов 15-19, истоки первого, второго, третьего и четвертого р-транзисторов 2, 4, 10 и 11 соединены с шиной 5 питания, истоки третьего и четвертого п-транзисторов .15 и 16 - с общей шиной 8, затвор первого р-транзистора 2 соединен с затворами второго и . третьего п-транзисторов 7 и 15 и с

.

затвором четвертого р-транзистора 11, затвор пятого р-транзистора 12 соединен с затвором первого п-тран зистора 6, истоком шестого р-транзистора 13, истоками третьего и четвертого п-транзисторов 15 и 16, истоком пятого п-транзистора 17 и с второй выходной шиной 20. сток первого р-транзистора 2 соединен со стоком пятого р-транзистрра 12, стоком второго р-транзистора 4, стоком шестого п-траизистора 18, затворами третьего р-транзистора 10 и пятого п-транзистора 17 и третьей выходной шиной 21, сток пятого р-транзистора 12 соединен со стоком первого п- транзистора 6, стоками седьмого п- транзистора 19 и четвертой выходной шиной 22, исток седьмого п-транзистора 19 соединен со стоком второго п-транзистора 7 и истоком шестого п-транзистора 18, затвор седьмого п- транзистора 19 соединен с затворами шестого и четвертого п-транзисторов 18 и 16 и второго, шестого и седьмого р-транзисторов 4, 13 и 14, сток

0

5 0

5

5

.j

0

5

122

шестого р-транзистора 13 соединен со стоком четвертого р-транзистора 11 и истоком седьмого р-транзистора 14, сток которого соединен со стоками третьего р-транзистора 10 и пятого п-транзистора 17 и с первой выходной шиной 9.

Логический элемент работает следующим образом.

На входные шины 1 и 3 подаются аргументы А и В, на шинах 9, 20 и 21 формируются логические функции ИСКЛЮЧИТЕЛЬНОЕ Ш1И, ШШ-ИЕ, И-НЕ и СУММА, т.е. на шине 9 формируется функция А В - В А, на шине 20 - А 4- + В, на шине 21 - А В, на шине 21 - А В + А В.

Формула изобретения

Логический элемент на МДП-транзис- торах, содержащий первую входную шину, соединенную с затвором первого р-транзистора, вторую входную шину, соединенную с затвором второго р- транзистора, исток которого соединен с шиной питания, первый и второй п- транзисторы, истоки которых соединены с общей шиной, первую выходную шину, отличающийся тем, что с целью расширения функциональных возможностей и повьш1ения быстродействия, в него введены пять р- транзисторов и пять п-транзисторов, истоки первого, третьего и четвертого р-транзисторов соединены с шиной питания, истоки третьего и четвертого п-транзисторов - с общей шиной, затвор первого р-транзистора соединен с затворами второго и третьего п-транзисторов и с затвором четвертого р-транзистора, затвор пятого р- транзистора соединен с затвором первого п-транзистрра, истоком шестого р-транзистора, стоками третьего и четвертого п-транзисторов, истоками пятого п-транзистора и второй выходной шиной, сток первого р-транзистора соединен со стоком пятого р-транзистора, стоком второго р-транзнсто- ра, стоком шестого п-транзистора, затворами третьего р-транзистора и пятого п-транзистора и третьей выходной шиной, сток шестого р-транзистора соединен со стоком первого п- транзистора, стоками седьмого п-транзистора и четвертой выходной шиной, исток седьмого п-транзистора соеди3 . 1295512. 4

нен со стоком второго п-транзистораго р-транзнстора соединен со стоком

и истоком шестого п-транзистора,четвертого р-транзистора и истоком

затвор седьмого п-транзистора соеди-седьмого р-транзистора, сток котонен с затворами шестого и четвертогорого соединен со .стоками третьего

п-транзисторов и второго, шестого иs р-транзистора, пятого п-транзистора

седьмого р-транзисторов, сток шесто-и с первой выходной шиной.

Изобретение относится к области импульсной техники и может быть использовано при построении цифровых логических комбинационных узлов. Цель изобретения - расширение функциональных возможностей и повышение быстродействия достигается путем увеличения числа формируемых одновременно логических функций и уменьшения межузловых емкостей. Устройство содержит р-транзисторы 2,4 п-транзис- торы 6,7. Для достижения поставленной цели в устройство введены п-тран- зисторы 15, 16, 17, 18, «9, р-транзисторы 10, 11, 12, 13, 14. 1 ил. «о (Л С -- со ОТ ел to