Устройство вычисления функций Советский патент 1987 года по МПК G06F7/544 

1 .1297039

Изобретение относится к вычислительной технике и может быть использовано при построении функциональных расширителей электронных вычислительных машин различных классов и назначения.

Целью изобретения является упрощение устройства.

Вычисление функции f(x) с плаваю2

татель 4, блок 5 памяти, денормали затор 6, блок 7 вычисления модуля мантиссы аргумента. Входы 8 порядк аргумента подключены к информацион ным инверсным входам счетчика 3, ч выходы являются выходами 9 порядка

результата, и к управляющим входам

денормализатора 6. Входы 10 мантис сы аргумента соединены с информаци

щей запятой достигается использова- О онньши входами блока 7 вычисления нием вычисления в функциональном блоке (в простейшем случае - выборки из памяти) функции (|(х)Х f(x) с после...- . Cf(x) дующим вычислением г(.х;

При J5

модуля мантиссы и с входами делите ля блока 1 деления, а вход 11 знак мантиссы аргумента подключен к вхо ду знака делителя блока 1 деления к управляющему входу блока 7 вычис ления модуля мантиссы аргумента.

этом tf(x) вычисляется с фиксированной, а f(x) - с плавающей запятой. Использование этого преобразования для вьгч:исления функции с плавающей запятой эффективно применяется для нечетных функций, представляемых рядом Тейлора вида:

1

f(x) -- (а,х+а

+,..)

Это справедливо, в частности, для функций ctg(x), cth(x) и др.

Для значений аргумента х, представленного в форме с плавающей запятой х тх 2, в диапазоне X в(2 , /4) порядок аргумента Pj,1,N, при вычислении f(x)ctgx в функциональ:Ном блоке вычисляется Cf,(x)x-ctg X с фиксированной запятой, так как с(х) е (Т/4, 1), а результат f, (х) cf,(x)/x представляется с плавающей запятой. Аналогичным образом вычисляется также f(x) cth(x), X е (, 1), а также другие функции такого типа, например ,

1 Л+1% in().

Таким образом, предлагаются новый способ вычисления функций с плавающей запятой, состоящий в том, что вычислжгтся вспомогательная функция cp(x)x-f(x) с фиксированной запятой с последующим вычислением отношения

f(x)

(р(х)

- и устройство, реализую- 50

г

щее этот способ. Обычно же применяется прямое вычисление f(х) с плавающей запятой выполнением многих операций с плавающей запятой.

На чертеже приведена блок-схема предложенного устройства.

Устройство содержит блок 1 деления, сдзигатель 2, счетчик 3, вычи

2

татель 4, блок 5 памяти, денормали- затор 6, блок 7 вычисления модуля мантиссы аргумента. Входы 8 порядка аргумента подключены к информационным инверсным входам счетчика 3, чьи выходы являются выходами 9 порядка

результата, и к управляющим входам

денормализатора 6. Входы 10 мантиссы аргумента соединены с информационньши входами блока 7 вычисления

онньши входами блока 7 вычисления

модуля мантиссы и с входами делителя блока 1 деления, а вход 11 знака мантиссы аргумента подключен к входу знака делителя блока 1 деления и к управляющему входу блока 7 вычисления модуля мантиссы аргумента.

Предлагаемое устройство работает следующим образом.

Мантисса т аргумента х со входов 10 поступает на информационные входы блока 7 вычисления модуля мантиссы, в котором под управлением знакового разряда мантиссы т аргумента, поступающего с входа 11, определяется модуль мантиссы ш (предполагается mj( со входов 10 поступает представленной в дополнительном коде). Модуль мантиссы га с выходов блока 7 поступает на входы уменьшаемого вычислителя 4 и на информационные входы денормализатора 6, в .котором под управлением порядка Р

аргумента х выполняется денормали- зация модуля мантиссы т, т.е. аргумент X на выходе денормализатора 6 представляется в фирме с фиксированной запятой. Это значение х с выхода денормализатора 6 поступает на входы блока 5, где вычисляется с фиксированной запятой значение функции Cf(x) X f(x). С выхода блока 5 значение ср (х) поступает на входы сдви- гателя 2 и на входы вычитаемого вы- читателя 4, где по знаку разности определяется значение (}(х) больше или равно модулю мантиссы /т;,/. В пучае, если (|(х) 5 то вырабатывается сигнал увеличения содержимого счетчика 3 на два (добавочная единица обеспечивает взятие дополнительного кода от отрицательного порядка аргумента для получения порядка функции) и сдвиг содержимого сдвигателя 2 на один разряд вправо для обеспечения правильной работы блока 1 деления (делимое должно быть меньше делителя) , так как модуль мантиссы ар

3

гумента не выходит (0,5:1), а q(x) е (1Г/4, Ч (х) р I

Шу

шение

е (0,5:2). Е

то вырабатывается только сигнал увеличения содержимого счетчика 3 на единицу. С выходов сдвигатёля 2 значение Ц(х) поступает на вход делимого блока 1 делимого, на вход делителя которого поступает значение мантиссы аргумента т со входов 10 и знак мантиссы с входа 11. В результате деления на выходах 12 блока 1 деления получается значение мантиссы функции f(х), а на выходах 9 счетчика 3 - значение порядка функции f (х) .

вычисления модуля мантиссы аргумента Предложенное устройство может быть20 соединен с информационным входом девыполнено на серийных микросхемах, а именно блок 1 деления (КР1802 ВР2), Сдвигатель 2 (К155 ИР1), счетчик 3 (К155 ИЕ7), вычитатель 4 (К555СП1), функциональный блок 5 (К501 РЕ 1П или КР 556 РТ4), денормализатор 6 (КР 1802 ВР1), блок 7 вычисления модуля мантиссы (К155 ИЕ7).

нормализатора и входом уменьшаемого вычитателя, выход денормализатора со единен с адресным входом блока памяти, выход которого соединен с входом вычитаемого вычитателя к с информационным входом сдвигатёля, выход которого соединен с входом делимого блока деления, выход которого является выходом мантиссы функции устДенормализатор 6 может быть реали-30 ройства, информационный вход счет- зован, например, на основании микросхем Am25S10, отечественный аналог К531 ИР il. При соответствующем соединении Ara25S10 могут быть использованы для сдвига любого числа битов 35

чика -соединен с управляющим входом денормализатора, выход знакового раз ряда вычитателя соединен с входом управления направлением сдвига сдвигатёля и со счетным входом счетчика , выход которого является выходом порядка функции устройства.

на любое число разрядов вправо или .влево.

Составитель З.Шершнева Редактор Л.Повхан Техред М.Ходанич Корректор С.Черни

Заказ 781/51 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Формула изобретения Устройство вычисления функций, содержащее блок памяти, вычитатель,счетчик, сдвигатель, причем информационныи вход счетчика является входом порядка аргумента устройства, отличающееся тем, что, с целью упрощения устройства, оно содержит блок деления, денормализатор,

блок вычисления модуля мантиссы аргумента, информационный вход которого является входом мантиссы аргумента устройства и соединен с входом делителя блока деления, .управляющий

вход блока вычисления модуля мантиссы аргумента и вход знака делителя блока деления соединен с входом знака аргумента устройства, выход блока

нормализатора и входом уменьшаемого вычитателя, выход денормализатора соединен с адресным входом блока памяти, выход которого соединен с входом вычитаемого вычитателя к с информационным входом сдвигатёля, выход коройства, информационный вход счет-

чика -соединен с управляющим входом денормализатора, выход знакового разряда вычитателя соединен с входом управления направлением сдвига сдвигатёля и со счетным входом счетчика , выход которого является выходом порядка функции устройства.

Изобретение позволяет вычислять функции с плавающей запятой, используя вычисление вспомогательной функции с фиксированной запятой. Цель ции f(х) где (х) - вычисляизобретения - упрощение устройства достигается за счет вычисления функ- ф(х X ется с фиксированной, а Cf(x) - с плавающей запятой. Предложенное устройство содержит блок 1 деления, сдви- гатель 2, счетчик 3, вычитатель 4, блок 5 памяти, в котором хранятся значения функции ср(х) x-f(x) с фиксированной запятой, денормализа- тор 6, блок 7 вычисления модуля мантиссы. Данное устройство может &лть исполнено в виде одной большой интегральной схемы и использовано в качестве функционального расширителя центрального процессора ЭВМ. 1 ил. i (Л