Устройство для вычисления функций Советский патент 1987 года по МПК G06F7/544 

Описание патента на изобретение SU1297038A1

,-

ИзобЕ етение относится к вычислительной технике и может быть использовано при построении функциональных расширителей электронных вычислительных машин различных классов и назна- ченйя.

Целью изобретения является упрощение устройства.

Вычисление функции f(x) с плавающей запятой достигается использова нием вычисления в функциональном блоке (в простейшем случае - выборки

из памяти) функции q (к)

с последующим вычислением f(x) х ср (х). При этом ср(х) вычисляется с фчксированной, а f(x) - с плавающей запятой. Использование этого преобразования для вычисления функции с плавающей запятойэффективно применяется для нечетных функций, т.е. представляемых сходящимся рядом Тейлора вида

f(х) X - а,х -f -....

Это справедливо, в частности, для функций s in(x), arctg(x) и др.

Для значений аргумента х, представленного в форме с плавающей за- пятой X 2 т, в диапазоне х €:

(2

-Р«Ч

ir/2), порядок аргумента

р 1, N, при вычислении f,(х)

б1п(х) в функциональном блоке вычисsinXx) , ляется 1, - с фиксированной

запятой, так как q, (х) 6 -г 1),

а результат 1Г(х)Х Ср{х) представля- -ется с плавающей запятой. Аналогичным образом вычисляется f 2,(x)arctg(x хе ( , 1), а также другие нечётные функции.

Таким образом, способ вычисления функций с плавающей запятой состоит .в том, что вычисляется вспомо-

f (х) гательная функция С| (х)с фикЛ

сированной запятой с последующим вычислением произведения f (х)х-ф(х) . Обычно же применяется прямое вычис- ление f(x) с плавающей запятой выполнением многих операций с плавающей запятой.

На чертеже представлена блок-схема устройства дпя вычисления функций.

Устройство содержит сдвиговый регистр 1, счетчик 2, элемент 3 неравнозначности, умножитель 4, блок 5 памяти, денормализатор б и блок 7 формирования дополнительного кода. Входы 8 порядка аргумента подключены к ин- формационнам входам счетчика 2, чьи выходы являются выходами 9 порядка результата, и к управляющим входам денормализатора 6. Входы 10 мантиссы аргумента соединены с информацион- ными входами блока 7 формирования дополнительного кода и с входами первого сомножителя умножителя 4, а вход 11 знака мантиссы аргумента подключен к входу знака первого сомножителя умножителя 4 и к управляющему входу блока 7 формирования дополнительного кода. Вькоды блока 7 формирования дополнительного кода соединены с информационными входами денормализатора 6, чьи выходы подключены к входам блока 5, выходы которого соединены с входами второго сомножителя умножителя 4, Выход знакового разряда умножителя 4 является выходом 12 знака мантиссы результата и вместе с вьссодом старщего разряда умножителя 4 подключен к входам элемента 3 неравнозначности. Информационные выходы зл ножителя 4 соединены с информационными входами сдвигового регистра 1, выходы которого являются выходами 13 мантиссы результата, а управляющий вход вместе с управляющим входом счетчика 2 подключен к выходу элемента 3 неравнозначности.

Устройство работает следующим образом ,

Мантисса т. аргумента х с входов 10 поступает на информационные входы блока 7 формирования дополнительного кода, в котором под управлением знакового разряда мантиссы т, аргумента .поступающего с входа 11, определяется модуль мантиссы(предполагается, что m с входов 10 поступает представленной в дополнительном коде). Модуль мантиссы с выходов блока 7 поступает на информационные входы денормализатора 6, в котором под управлением порядка р аргумента х выполняется денормализация модуля мантиссы mi , т.е. аргумент х на выходе денормализатора 6 представляется в форме с фиксированной запятой. Это значение х с выхода денормализатора 6 поступает на входы блока 5, где вычисляется с фиксированной запятой

f (х)

значение функции q(x)----. С выхода блока 5 значение q) (х) вместе со

значением мантиссы т,

поступает на

входы умножителя 4, где вычисляется произведение q (х) m . Так как q (х) и т(х) не выходит за диапазон (0,5:1), то произведение Ц (х) Шуб (0,25; 1)-; элемент 5 определяет несовпадение старшего значащего и знакового разрядов произведения на вькодах умножителя b и при передаче произведения в сдвиговьй регистр 1 управляет его нормализацией (т.е. сдвигом на один разряд влево), Этот же сигнал несовпадения разрядов с выхода элемента 3 уменьшает содержимое счетчика 2. С выходов счетчика 2, сдвигового регистра 1 и знакового раз ряда умножителя 4 поступают порядок, мантисса и знак мантиссы соответственно на выходы 9,12 и 13 устройства, которое может быть выполнено на серийных микросхемах, а именно сдвиговый регистр 1 (КЙ55ИР1), счетчик 2 (К155ИЕ7), элемент 3 неравнозначности (K155JIP1), умножитель 4 (КР1802ВР2), блок 5 памяти (К501РЕШ или КР556РТ4) денормализатор 6 (КР1802ВР1), блок 7 формирования дополнительного кода (К155ИЕ7).

Денормгшизатор 6 может быть реализован, например, на основе микросхем Am 25 S10, отечественный аналог К531ИР21. При соответствующем соединении Am25S10 могут быть использованы для сдвига любого числа битов на любое число разрядов вправо или влево.

Расширение функциональных возможностей обеспечивается вычислением функции с плавающей запятой. Этот Эффект достигается вычислением промежуточной функции с фиксированной запятой с последующим выполнением умножения этой функции на мантиссу аргумента.

Важным достоинством предложенного устройства является также отсутствие блока управления - результат на выходах устройства устанавливается спустя время, определяемое суммой задер- .жек срабатьюания узлов блока 7, деРедактор Л.Повхан

Составитель З.Шершнева

Техред М.Ходанич Корректор М.Демчик

Заказ 781/51 Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

.Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

нормализатора 6, блока 5, умножителя 4, сдвигового регистра 1.

Предлагаемое устройство может быт выполнено в виде одной большой интегральной схемы и использовано в качесве функционального расширителя ЭВМ различных классов. Формула изобретения

Устройство для вычисления функций содержащее счетчик, умножитель, блок памяти, сдвиговый регистр, элемент неравнозначности, информационный вход счетчика является входом порядка аргумента устройства, .о т л и ч а ю- щ е е с я тем, что, с целью упрощения устройства, оно содержит денормализатор, блок формирования дополнительного кода, вход мантиссы аргумента устройства соединен с инфорг мационным входом блика формирования дополнительного кода и входом первого сомножителя умножителя, вход знака мантиссы аргумента устройства соединен со входом знака первого сомножителя умножителя и управляющим входом блока формирования дополнительного кода, выход которого соединен с информационным входом денормализато- ра, выход которого соединен с адресным входом блока памяти, выход которого -соединен с входом второго сомножителя умножителя, выход знакового разряда которого соединен с первым входом элемента неравнозначности и с выходом знака мантиссы функции устройства, выход старщего разряда умножителя соединен с вторым вхо- элемента неравнозначности, выход которого соединен с входом управления сдвигом сдвигового регистра,и вычитающим входом счетчика, выход умножителя соединен с информационным входом сдвигового регистра, выход которого является выходом мантиссы функции устройства, вход порядка аргумента устройства соединен с управляющим входом денормализатора, выход счетчика является выходом порядка функции устройства.

Похожие патенты SU1297038A1

название год авторы номер документа
Устройство вычисления функций 1985
  • Кургаев Александр Филиппович
  • Писарский Александр Владимирович
SU1297039A1
Устройство для вычисления функций синуса и косинуса 1987
  • Курдиков Борис Александрович
  • Чепайкин Валерий Леонидович
SU1494002A2
Цифровой коррелятор 1979
  • Долгов Александр Иванович
  • Джус Всеволод Сафонович
SU842768A1
Устройство для вычисления модуля и аргумента вектора 1986
  • Горкуша Людмила Еремеевна
  • Коржук Александр Николаевич
  • Куприец Ларина Алексеевна
  • Поваренко Олег Михайлович
SU1403063A1
Устройство для вычисления элементарных функций 1983
  • Водяхо Александр Иванович
  • Лукоянычев Виктор Геннадьевич
  • Пузанков Дмитрий Викторович
  • Шаляпин Владимир Валентинович
SU1160454A1
Устройство для возведения в степень 1985
  • Криворучко Григорий Федорович
  • Крищишин Валерий Михайлович
SU1290308A1
Арифметическое устройство в модулярной системе счисления 1987
  • Коляда Андрей Алексеевич
  • Селянинов Михаил Юрьевич
  • Чернявский Александр Федорович
SU1432517A1
Устройство для вычисления синуса 1986
  • Пуховицкий Михаил Аркадьевич
SU1319025A1
Устройство для вычисления корня третьей степени 1985
  • Крищишин Валерий Михайлович
SU1288695A1
Устройство для вычисления корня 1985
  • Крищишин Валерий Михайлович
SU1339556A1

Реферат патента 1987 года Устройство для вычисления функций

Изобретение позволяет вычислять функции с плавающей запятой, используя вычисление вспомогательной функции с фиксированной запятой. Цель к изобретения - упрощение устройства - достигается за счет вычисления функции f (х) Х Ц(х) при этом q)(x) - вычисляется с фиксированной, f(x) - с плавающей запятой.Предложенное устройство содержит сдвиговый регистр 1, счетчик 2, элемент 3 неравнознач- но сти, умножитель 4, блок 5 памяти, где хранится значение функций ((х) f(x) с фиксированной запятой, деЛ нормализатор 6, блок 7 формирования дополнительного кода.Данное устройство может быть исполнено в виде одной большой интегральной схемы и использовано в качестве функционального расширителя центрального процессора ЭВМ. 1 ил. i (Л 1 13

Формула изобретения SU 1 297 038 A1

Документы, цитированные в отчете о поиске Патент 1987 года SU1297038A1

Устройство для сложения чисел с плавающей запятой 1970
  • Фельдман Б.Я.
  • Панферов Б.И.
  • Громов В.С.
SU355619A1
Приспособление для точного наложения листов бумаги при снятии оттисков 1922
  • Асафов Н.И.
SU6A1
Устройство для вычисления элементарных функций 1983
  • Журавлев Юлий Павлович
  • Куракин Сергей Зосимович
SU1145340A1
Приспособление для точного наложения листов бумаги при снятии оттисков 1922
  • Асафов Н.И.
SU6A1

SU 1 297 038 A1

Авторы

Кургаев Александр Филиппович

Писарский Александр Владимирович

Даты

1987-03-15Публикация

1985-02-27Подача