Устройство для контроля схем сравнения Советский патент 1987 года по МПК G06F11/22 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при тестовой диагг- ностике блоков дискретной техники, а именно схем сравнения.

Цель изобретения - расширение области использования устройства за счет обеспечения контроля схем сравнения с управляющими входами.

На чертеже представлена функцио- нальная схема устройства для контрол схем сравнения.

Устройство для контроля схем сравнения содержит контролируемую схему сравнения, эталонную схему 2 сравне- ния, первый, второй, третий регистры 3-5, блок 6 анализа, содержащий элемент 7 равнозначности и элемент И 8, триггер 9, генератор, 10 тактовых импульсов, первый, второй, третий эле- менты ИЛИ-НЕ 11-13, первый, второй, третий и четвертый элементы И 14-17, элемент ИЛИ 18, входы 19 и 20 соответственно начальной установки и пуска устройства, выходы 21-23 контро- лируемой схемы 1 сравнения, выходы 24-26 эталонной схемы 2 сравнения, выходы 27 - 29 третьего регистра 5, выход 30 старшего разряда первого регистра 3, выход 31 неисправности устройства.

Рассмотрим назначение элементов предлагаемого устройства.

Контролируемая схема 1 сравнения осуществляет сравнение п-разрядных двоичных чисел, поступающих на ее входы А и В, и формирование по результатам сравнения сигналов: при - на выходе 21, при - на вы- ходе 22, при - на выходе 23,

Эталонная схема 2 сравнения формирует эталонные выходные сигналы п результатам сравнения п-разрядных чисел, поступающих на ее А и В входы: при - на выходе 24, при - на выходе 25, при - на выходе 26.

Первый и второй регистры формируют испытательные тест-сигналы, которые подаются на А и В входы контролируемой и эталонной схем 1 и 2 сравнения. Они представляют собой регистры сдвига, сдвиг осуществляется по заднему фронту импульса, поступающего на С- вход регистра, при этом в младший разряд записывается сигнал, присутствующий на D-входе регистра, а старший разряд пропадает.

5

О

0

j 0

0

5

Третий регистр 5 формирует сигналы, поступающие на управляющие входы контролируемой и эталонной схем 1 и 2 сравнения: с выхода 27 - на вход Л, с выхода 28 - на вход А, с выхода 29 - на вход А.

Блок 6 анализа служит для формирования сигнала ошибки на выходе 31 устройства при несовпадении сигналов с выходов контролируемой и эталонной схем 1 и 2 сравнения.

Триггер 9 представляет собой IK- триггер с асинхронным S-входом и управляет работой генератора 10: при наличии единичного сигнала на выходе триггера 9 генератор 10 формирует последовательность импуль сов,, обеспечивающих работу устройства, при нулевом сигнале на выходе триггера 9

генератор 10 отключается, I

Первый, второй и третий элементы

ИЛИ-НЕ 11-13 предназначены для формирования сигналов, поступающих на D-входы первого, второго и третьего регистров 3-5 соответственно.

Первый элемент И 14 служит для управления сдвигом информации во втором регистре 4. Третий элемент И 16 служит для управления сдвигом информации в третьем регистре 5. Второй и четвертый элементы И 15 и 17 и элемент ИЛИ 18 служат для формирования сигнала установки в исходное состояние триггера 9 (что приводит к прекращен по работы устройства) либо по окончании проверки, либо в случае наличия На выходе блока 6 анализа сигнала ошибки.

Устройство для контроля схем сравнения работает следующим образом.

Перед начсшом работы все элементы памяти устройства устанавливаются в исходное (нулевое) состояние подачей сигнала (Н 1чальная установка) на вход 19 устройства.

При пост шлении сигнала Пуск по входу 20 устройства на S-вход триггера 9 на его прямом выходе устанавливается единичный сигнал, включающий генератор 10.

Первый импульс, сформированный генератором 10, поступает на вход четвертого элемента И 17, на другом входе которого присутствует единичный сигнал с прямого выхода элемента 7 равнозначности блока 6 анализа, при этом на выходе четвертого элемента И 17 формируется импульс, поступающий

fO

15

на С-вход первого регистра 3, по заднему фронту которого в младший разряд первого регистра 3 записывается информация с его D-входа, т.е. единица, так как при наличии нулевых сигналов на всех входах первого элемента ИЛИ-НЕ 11 на его выходе формируется единичный сигнал, поступающий на D-вход первого регистра 3. На первом и третьем входах третьего элемента И 16 присутствуют единичные сигналы t выходов первого и второго элементов ИЛИ-НЕ 11 и 12, при поступлении на его второй вход импуль.са с выхода четвертого элемента И 17 на выходе третьего элемента И 16 формируется импульс, поступающий на С-вход третьего регистра 5, по заднему фронту которого в младший разряд третьего регистра 5 записывается единица с его 20 D-входа, которая через выход 27 третьего регистра 5 поступает на управляющие входы А контролируемой и эталонной схем . 1 и 2 сравнения. По каждому последующему импульсу, формируемому генератором 10, осуществляется контроль правильности функционирования контролируемой схемы 1 сравнения и формирование следующей пары тестовых наборов сд вигом единицы в следующий разряд первого регистра 3. После того как по очередному п-му импульсу единица запишется в старший Р азряд первого регистра 3 на его выходе 30 появится единичный сигнал, который .поступит на первый вход первого элемента И 14. При приходе следующего (п+1)-го импульса на второй вход первого элемента И 14 импульс

25

30

35

2 сравнения. В дальнейшем осуществ ется проверка для всех тех же комб наций кодов на А и В входах контро руемой и эталонной схем 1 и 2 срав нения, что и описанные, до тех по пока по всех разрядах первого и вт рого регистров 3 и 4 не появятся опять нули, тогда по приходе импул са на С-вход третьего регистра 5 е ница сдвинется в его следу1ощий раз ряд, т.е. единичньм сигнал появитс на выходе 29 третьего регистра 5, а значит и на управляющ;их входах А контролируемой и эталонной схем 1 и 2 сравнения. Затем осуществляетс проверка для всех тех же описанных комбинаций кодов на А и В входах контролируемой и эталонной схем и 2 сравнения, до тех пор пока по всех разрядах первого и второго ре гистров 3 и 4 опять не появятся ну ли. В этом случае на всех входах в рого элемента И 15 появляются единичные сигналы, обеспечивающие еди ничный сигнал на его выходе, котор через элемент ИЛИ 18 поступает на С-вход и на К-вход триггера 9 и пе водит его в исходное (нулевое) сос яние, при этом генератор 10 отключ ется и проверка контролируемой схе мы 1 сравнения заканчивается.

Если в процессе контроля элемен 7 равнозначности блока 6 анализа з фиксир.ует несовпадение выходных си налов контролируемой схемы 1 срав ния с выходными сигналами эталонн схемы 2 сравнения, то на его инвер ном выходе появится единичный сиг нал, который по очередному импуль

с его выхода поступает на С-вход с генератора 10 через элемент И 8

рого регистра 4 и по его заднему фронту в младший разряд второго регистр.а 4 записьшается единица с его В-входа, в то время как во всех разрядах первого регистра 3 устанавливаются нули Дальнейшая работа устройства осуществляется аналогично описанной. После того, как по очередному (п+1)-му импульсу во всех разрядах первого и второго регистров 3 и 4 окажутся ну ли на выходе третьего элемента И 16 сформируется импульс, который, поступив на С-вход третьего регистра 5, обеспечит сдвиг единицы в следующий его разряд, т.е. единичный сигнал на выходе 28 третьего регистра 5, а значит и на управляющих входах А контролируемой и эталонной схем 1 и

O

5

0

5

0

5

2 сравнения. В дальнейшем осуществляется проверка для всех тех же комбинаций кодов на А и В входах контролируемой и эталонной схем 1 и 2 сравнения, что и описанные, до тех пор, пока по всех разрядах первого и второго регистров 3 и 4 не появятся опять нули, тогда по приходе импульса на С-вход третьего регистра 5 единица сдвинется в его следу1ощий разряд, т.е. единичньм сигнал появится на выходе 29 третьего регистра 5, а значит и на управляющ;их входах А контролируемой и эталонной схем 1 и 2 сравнения. Затем осуществляется проверка для всех тех же описанных комбинаций кодов на А и В входах контролируемой и эталонной схем 1 и 2 сравнения, до тех пор пока по всех разрядах первого и второго регистров 3 и 4 опять не появятся нули. В этом случае на всех входах второго элемента И 15 появляются единичные сигналы, обеспечивающие еди- ничный сигнал на его выходе, который через элемент ИЛИ 18 поступает на С-вход и на К-вход триггера 9 и переводит его в исходное (нулевое) состояние, при этом генератор 10 отключается и проверка контролируемой схемы 1 сравнения заканчивается.

Если в процессе контроля элемент 7 равнозначности блока 6 анализа за- фиксир.ует несовпадение выходных сигналов контролируемой схемы 1 сравнения с выходными сигналами эталонной схемы 2 сравнения, то на его инверсном выходе появится единичный сигнал, который по очередному импульсу

0 с генератора 10 через элемент И 8

45

50.

55

блока 6 анализа поступит на выход 31 устройства и на первый вход элемента ИЛИ 18, с выхода которого - на С-вход и на К-вход триггера 9, при этом триггер 9 первйдет в исходное состояние и отключит генератор 10,- что обеспечит прекращение контроля.

Формула изобретения.

Устройство для контроля схем сравнения, содержащее эталонную схему сравнения, первый и второй элементы И, первый и второй элементы ИЛИ-НЕ первый и второй регистры, триггер, генератор тактовых импульсов, элемент ИЛИ, блок анализа, содержащий элемент равнозначности и элемент И, причем вход пуска устройства соединен с входом установки в единицу триггера, выход которого соединен с входом запуска генератора тактовых импульсов, выход которого соединен с первым входом элемента И блока ана- лиза, выход элемента И блока анализа соединен с первым входом элемента ИЛИ и является выходом неисправности устройства, вход начальной установки устройства соединен с вторым входом элемента ИЛИ и входом установки нуля первого и второго регистров, выход первого элемента И соединен с третьим входом элемента Ш1И, группа выходов первого регистра подключена к группе входов первого элемента ИЛИ-НЕ и к группе входов первого сравниваемого числа эталонной схемы сравнения и является первой группой информационных выходов устройства для подклю- чения к группе входов первого сравниваемого числа контролируемой схемы сравнения, группа выходов второго регистра подключена к группе входов второго элемента ИЛИ-НЕ, к группе входов второго сравниваемого числа эталонной схемы сравнения и является второй группой информационных выходов устройства для подключения к

группе входов второго сравниваемого

числа контролируемой схемы сравнения, выход старшего разряда первого регистра соединен с первым входом второго элемента И, выход которого соединен с тактовым входом второго ре- 35 гистра, выходы .первого и второго ментов ШШ-НЕ соединены с информационными входами соответственно первого и второго регистров, выход первого и второго элементов ШШ-НЕ соеди- 40 йены соответственно с первым и вторым входами первого элемента И, группа выходов эталонной схемь сравнения подключена к первой группе входов элемента равнозначности блока анапи- 45 за, вторая группа входов которого является груцпой информационных входов устройства для подключения к

Составитель И.Сигалов Редактор Т.Парфенова Техред М.Ходанич Корректор М.Демчик

Заказ 782/52 Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

5 5 0

0

5 0 5

группе выходов контролируемой схемы сравнения, инверсный выход элемента равнозначности блока анализа соединен с вторым входом элемента И блока анализа, отличающееся тем, что, с целью расширения области использования устройства за счет обеспечения контроля схем сравнения с : учетом сигналов на их управляющих входах, в устройство введены третий регистр, третий и четвертый элементы И, третий элемент ИЛИ-НЕ, причём вход начальной установки устройства соединен с входом начальной установки третьего регистра, первый, второй и третий разрядные выходы которого соединены с входами Больше, Равно и Меньше эталонной схемы сравнения и являются управляющими выходами устройст ва для подключения к входам Больше, Равно и Меньше контролируемой схемы сравнения,разрядные выходы третьего регистра соединены с соответствующими входами третьего элемента ШШ-НЕ, выход которого соединен с информационным входом третьего регистра, выходы первого и второго элементов ИЛИ-НЕ соединены соот- - ветственно с первым и вторым входами третьего элемента И, выход которого соединен с тактовым входом третьего регистра, прямой выход элемента равнозначности блока анализа соединен с первым входом четвертого элемента И, выход которого соединен с третьим входом первого элемента И, вторым входом второго элемента И, третьим входом третьего элемента И и тактовым входом первого регистра, третий разрядный выход третьего регистра соединен с четвертым входом первого элемента И, выход генератора тактовых импульсов соединен с вторым входом четвертого элемента И, выход элемента ШШ соединен с тактовым входом и К-входом триггераjl-вход которого соединен с шиной нулевого потенциала устройства.