Устройство для сопряжения цифровой вычислительной машины с внешними устройствами Советский патент 1987 года по МПК G06F13/00 

Изобретение относится к вычислительной технике, может быть использовано в вычислительных системах для сопряжения ЦВМ с внешними устройствами и является усовершенствованием устройства по основному авт. св. № 1174933.

Целью изобретения является повышение быстродействия устройства.

На фиг.1 представлена -блок-схема предлагаемого устройства; на фиг.2 - временные диаграммы при вводе и выводе данных; на фиг.З и 4 - варианты технической реализации первого и второго дешифраторов режима.

Устройство содержит.шифратор i признаков обраш,ения, счетчик 2 состояния обмена с машиной, дешифратор 3 состояния обмена с машиной, шифратор 4 кода состояния обмена с ма- шиной, блок 5 регистров, дешифратор 6 режима, триггеры 7 и 8, блок 9 дешифрации команд и адресов обращений, триггеры 10 - 12, счетчик 13 состояния обмена с внешним устройством, дешифратор 14 состояния обмена с внешним устройством, шифратор 15 кода состояния обмена с внешним устройством, элемент ИЛИ 16;, дешифра- тор 17 режима, третий выход 18 сиг- нала сопровождения информации, группу входов 19 и 20 обращения, группу входов-выходов 21 и 22, информационный вход 23, вход 24 сигнала сопровождения информации, входы 25 и 26 синхронизации, информационный выход 27, группу выходов 28. признаков команд устройства, первый 29 и второй 30 выходы сигнала сопровождения информации,

Дешифратор 6 состоит из элемента И 31, элемента НЕ 32, элемента И 33 элемента ИЛИ 34, элементов И 35 и 36 и элемента ИЛИ 37 (фиг.2).

Дешифратор 17 содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 38, элементы И 39 и 40 и элемент, И-НЕ 41.

Устройство работает следующим образом.

Перед началом работы сигналом сбрса из цифровой вычислительной машины устройство приводится в исходное состояние. Сеанс связи с устройства- ми ввода-вывода (УВВ) обычно начина- ется и заканчивается обращением к находящемуся в выделенной области памяти процессора управляющему ело- ву (УС). Каждое УВВ имеет пять УС:

5

5

0 0 5 О

5

0

команда, состояние УВВ, зафиксированные в процессе работы ошибки, начальный адрес передаваемой информации, количество передаваемых байтов.

Для организации обращения к УС на вход шифратора 1 подается признак, инициирующий одно или несколько обращений к УС, представляющих собой законченную операцию: выдача на УВВ команды, подготовка к обмену информацией, окончание обмена информацией, записи в УС состояния УВВ, запись в УС признаков обнаруженных устройством ошибок. На информационных входах счетчика 2 образуется код, соответствующий данной операции. Сигналом установки из блока 5 этот код заносится на счетчик 2. Дешифратор 3 анализирует состояние счетчика 2. Если оно отлично от нулевого, блок 9 вырабатывает запрос на обращение к памяти. Процессор, получив этот запрос, выделяет устройству сопряжения такт машинного цикла (вырабатывает сигнал ответа, по времени и длительности соответствующий этому такту). Ответ стробирует шифратор 4 и возбуждает выход, соответствзтощий коду счетчика 2. По этому выходу дешифратором 3 вырабатываются сигналы, формирующие адреса запрашиваемых УС, управляющие различными регистрами и прочими элементами устройства. Пос- ле каждого ответа счетчик 2 модифицируется на единицу. В конце последнего для данного операции обращения к памяти в блоке 9 вырабатываемся сигнал установки счетчика 2. Если на входах шифратора 1 имеются признаки обращения, начинается выполнение новой операции, если признаков нет, счетчик 2 устанавливается в нулевое состояние до появления признака обращения.

В частном случае подготовки устройства к обмену информацией ;с УВЕ на последнее из УС через регистр вывода передается сформированная для этого УЕВ программой или оператором команда (Ввод или Вывод). Если УВЕ готово выполнить эту команду, оно передает в устройство состояние Продолжение. Получив это состояние, устройство извлекает из УС предназначенную для него команду, которая отличается от переданной на УВВ тем, что имеет указатель режима ее выполнения: монопольный, Myjib-.

типлексный, с упаковкой и т.д. Команда заносится на регистр команд

(блок 5). Далее из УС последователь- чения триггера 7 (наличие СИ-У,

но извлекаются начальный адрес передаваемой информации и количество пе- редаваемых байтов и заносятся соответственно на счетчик адреса и счетчик байтов, находящиеся в блоке 5. В конце операции блок 9 вырабатывает

сигнал, которым счетчик 13 устанавли-JO включением триггера 7 и выключением

вается в состояние, соответствующее выполняемой команде и адресу первого обращения к ОЗУ в данном случае описывается устройство с двухбайтными магистралями адреса и данных, обращение может производиться (по четному или нечетному адресу) Состояния счетчика такие:

0010- ввод по четному адресу;

0011- ввод по нечетному адресу;

0100- вывод по четному - адресу;

0101- вывод по нечетному адресу; 0110 - ввод с упаковкой по четному адресу;

триггера 11 формируется в блоке 9 сигнал, переключающий задним фронтом счетчик 13 (если с етчик находится в положении ООП, триггером 12, вы15 рабатывается сигнал установки счетчика 13, переводящий его в положение 0010). При стробировании дещифратора 14 вырабатывается сигнал записи старшей или младшей части регистра

20 ввода, в зависимости от состояния

счетчика 13, ЗАЛ Гили ЗАЛ 2 (фиг.2)

Этим же стробом порождаются сигналы коррекции счетчиков адреса и байтов и ряд других, используемых в устрой-

1001 - ввод с упаковкой по нечет- 25 стве. Параллельно с приходом СИ-У ному адресу.дешифратор 17 вырабатывает сигнал

на принятый байт информации СИ-Б (фиг.4). На входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 38. И 39 и 40, И-НЕ 41 по- Далее происходит непосредственный л; даются сигналы сопровождения байта

мен данными между устройством сопряжения и УВВ. Скорость обмена данными является одним из основных параметров и должна быть по возможности выНа этом операция подготовки к обмену информацией с УВВ заканчивается,

данных от УВВ СИ-У и признак операции ВВОД с блока 5, а на выходе его при этом сигнал СИ-У повторяется в прямой фазе (таким, каким он посту- 35 пил на вход). На входы элемента И-НЕ 41-подаются с выхода блока 9 признак обращения к памяти процессора ЗОЛ и сигнал с инверсного выхода триггера 7. Лри выключении триггера 7 на выходе элемента И-НЕ 41 высокий потенциал, открывающий элемент И 39. Элемент И 40 также открыт сигналом РАБВ с дешифратора 14, выстав-.

ше, так как во-первых, это существенно сказывается на быстродействии всей совокупности вычислительных средств, участвующих в работе, в целом, во-вторых, имеются быстродействующие УВВ, которые навязывают цент- Q ральному устройству свою скорость обмена и не могут работать с меньшей (например, накопитель на магнитной ленте АП-5600). Величина скорости

данных от УВВ СИ-У и признак операции ВВОД с блока 5, а на выходе его при этом сигнал СИ-У повторяется в прямой фазе (таким, каким он посту- 35 пил на вход). На входы элемента И-НЕ 41-подаются с выхода блока 9 признак обращения к памяти процессора ЗОЛ и сигнал с инверсного выхода триггера 7. Лри выключении триггера 7 на выходе элемента И-НЕ 41 высокий потенциал, открывающий элемент И 39. Элемент И 40 также открыт сигналом РАБВ с дешифратора 14, выстав-.

ляемым при непосредственном обмене обмена з-ависит от времени подготовки данными. Лри этих условиях на выхои приема данных общающимися устройствами, задержки в линии передачи, за- держе в передающих и принимающих .усилителях, находящихся на обоих концах . линии передачи, вносимых задер- Q | жек устройств сопряжения, определяе- мых как время между получением сигнала сопровождения данных и вьщачей ответного сигнала. В данном устройстдах элемента И 40 и соответственно дещифратора 17 повторяется СИ-У, который подается на выход 18 устройс- ва как сигнал ответа СИ-Б.

Если байт данных получен в состоянии ООП счетчика 13 (или 1011 для ввода с упаковкой), блок 9 формирует сигнал ЗОП. По этому запросу прове улучшается последний из приведен- -с цессор принимав г накопленную на реных параметров. Лри вводе устройство получает от УВВ байт данных, сопровождаемый сигналом на шине 24 сопровождения информации СИ-У (фиг.2).

гистре ввода устройства информацию в ОЗУ. Лараллельно УВБ, получив подтверждение СИ-Б, снимает СИ-У. Дешифратор 6 при этом вырабатывает

По этому сигналу дешифратор 6 режима вырабатывает сигнал ВКЛ Т СИ-У вклюпризнака ввода из блока 5, признака работы с УБВ РАББ, отсутствие запроса к памяти ЗОП, положительная фаза синхронизирующей последовательности С). Далее по пере днему фронту С включается триггер 11. В промежутке между

триггера 11 формируется в блоке 9 сигнал, переключающий задним фронтом счетчик 13 (если с етчик находится в положении ООП, триггером 12, вырабатывается сигнал установки счетчика 13, переводящий его в положение 0010). При стробировании дещифратора 14 вырабатывается сигнал записи старшей или младшей части регистра

ввода, в зависимости от состояния

счетчика 13, ЗАЛ Гили ЗАЛ 2 (фиг.2).

данных от УВВ СИ-У и признак операции ВВОД с блока 5, а на выходе его при этом сигнал СИ-У повторяется в прямой фазе (таким, каким он посту- пил на вход). На входы элемента И-НЕ 41-подаются с выхода блока 9 признак обращения к памяти процессора ЗОЛ и сигнал с инверсного выхода триггера 7. Лри выключении триггера 7 на выходе элемента И-НЕ 41 высокий потенциал, открывающий элемент И 39. Элемент И 40 также открыт сигналом РАБВ с дешифратора 14, выстав-.

дах элемента И 40 и соответственно дещифратора 17 повторяется СИ-У, который подается на выход 18 устройс- ва как сигнал ответа СИ-Б.

Если байт данных получен в состоянии ООП счетчика 13 (или 1011 для ввода с упаковкой), блок 9 формирует сигнал ЗОП. По этому запросу прогистре ввода устройства информацию в ОЗУ. Лараллельно УВБ, получив подтверждение СИ-Б, снимает СИ-У. Дешифратор 6 при этом вырабатывает

сигнал сброса триггера 4 Сброс Т СИ-У, а дешифратор 17 повторяет задний фронт СИ-У, т.е. снимает СИ-Б. Если обмен данными не завершен, УВБ шлет новый байт. Если он дошел до устройства после того, как .была переписана в ОЗУ предыдущая информация (сигнал ЗОЛ снят), прием задерживается: сигнал ЗОП блокирует формирование дешифратором 6 нового байта, что производится описанным образом. Если этого не произошло (наличие ЗОП), - прием дешифратором 6 сигнала ВКЛ Т СИ-У и дешифратором 17 формирование СИ-Б (при наличии ЗОП и выключенном триггере 7 на выходе элемента И-НЕ 41 низкий потенциал, закрывающий прохождение ,СИ-У через элемент И 39).

При выводе данных на УВБ обмен сигналами сопровождения (фиг.2) ведется, в обратной последовательности. Дешифратор 6 при наличии признака РАББ, отсутствии запроса и сигна- ла СИ-У включает триггер 7. В блоке 9 вырабатывается сигнал, порождающий сигналы вьщачи содержимого старшей или младшей части регистра вывода, на который предварительно из ОЗУ считана передаваемая, информация. .Одновременно в дешифраторе 17 элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 38 вырабатывает сигнал высокого уровня (высокий уровень на входе ВВОД и низкий уровень на входе СИ-У). Этот сигнал nd опи-, санной схеме подается на вход устройства в качестве СИ-Б. При выдаче первого байта дешифратор I7 открывает- ся в такой последовательности: устанавливается признак РАБЕ, снимается выставленньш ранее запрос ЗОП (информация считана из ОЗУ). После выдачи нечетного байта (состояние

0101 счетчика 13) включается триггер 45 Д медленного канала в цепях повызапроса, формирование очередного СИ-Б на время Приостанавливается.

Устройство имеет два выхода сигнала сопровождения информации СИ-Б: 30 и 18; Выход 30 используется в известном устройстве для выдачи сигнала СИ-Б на УВВ. При этом задержка в выдаче СИ-Б после получения СИ-У составляет 1 ,5-2 периода синхронизации. В предлагаемом устройстве сигнал СИ-Б снимается с выхода 18, что исключает задержку на синхронизацию и позволяет достичь большего быстродействия. Выход 30 в этом устройст

ве используется при отладочных работах и эксплуатации устройства в условиях, когда требуется повьш ен- ная помехозащищенность.

Предпочтительность использования выхода 30 в отладочных работах (включая и поиск возникших неисправностей) по сравнению с выходом 18 обусловлена тем,,,что в этом случае СИ-Б вьщается в канале связи не сразу после того, как возникнут условия для его выдачи, а предварительно записывается на триггер 11 по сигналу синхронизации. При отладке часто бывает необходимо использовать синхронизацию по шагам, когда синхросигналы подаются по одному или небольшими группами, управляемые внешне, например, от кнопки. Задерживая включение триггера 11, можно удобно (в станке) анализировать ситуацию, когда получен , но не выдан СИ-Б. Для выхода 18 такой анализ осуществим лишь в динамике.

Использование выхода 18 предполагается в тех случаях, когда к устрой-- ству сопряжения подключены УВВ высокого быстродействия. Однако в состав

периферии входят, как правило, как быстро, так и медленно работающие УВВ. В комплексе АП-4М, где использо ; вано предлагаемое устройство, для каждой из этих групп имеется свой

канал, включающий в себя восемь УВВ. Для быстрого канала существенным требованием является минимальная протяженность кабельной сети. Для медленного канала, наоборот, общая длина кабелей может составить 500 м. В этом случае скорость обмена на ...г столь критична, зато возрастает вероятность сбоев из-за помех и дисперсии задержек в кабельной сети.

шения помехоустойчивости целесообразно пользоваться выходом 30.

Формула изобретения

50

Устройство для сопряжения цифровой вычислительной машины с внешними устройствами по авт.св. № 1174933 отличающееся тем, что, с целью повышения быстродействия

устройства, в него введен второй дешифратор режима, причем первый-пятый входы второго дешифратора режима соединены соответственно с вторым информационным выходом блока регистров, входом устройства для подключения второго выхода .синхронизации цифровой вычислительной машины, восьмым выходом блока дешифрации команд и адре- 5 сов обращений, выходом дешифратора

Ввод

состояния обмена с внешним устройством и инверсным выходом первого триггера, выход второго дешифратора режима является выходом устройства для подключения входа сопровождения информации внешнего устройства.

С//-У

Изобретение относится к области вычислительной техники, и может быть использовано для обмена информацией между ЦВМ и внешними устройствами и является усовершенствованием устройства по авт.св. № 1174933. Целью изобретения является повышение быстродействия устройства. Цель достигается введением в устройство по авт.св. № 1174933 второго дешифратора 17 режима, позволяющего выдать по третьему выходу сигнала сопровождения информации такой сигнал, ко- торый исключает задержки, обусловленные системой синхронизации устройства. 4 ил. (Л 21 N)

Выбод

РАБ8

Jf

к

boiBod

J3

cSpoc

Фиг.З

fPU2.2

J

дНЛТси-у

J7

Сброс Тси-у

Редактор И.Николайчук

Составитель В.Вертлиб Техред Л.Олейник

Заказ 1217/48 . Тираж 673Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4

ФигЛ

Корректор А.Ильин