Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для сопряжения ЦВМ с внешними устройствами (УВВ),
Цель изобретения г увеличение быстродействия.
На чертеже приведена блок-схема устройства.
Устройство содержит шифратор 1 признаков обращения, счетчик 2 состояния обмена с машиной, дешифратор 3 состояния обмена с машиной, шифратор А кода состояния обмена с ма- шиной, блок 5 регистров, дешифратор 6 режима, триггеры 7 к 8, блок 9 дешифрации команд и адресов обращенийs триггеры 10-12, счетчик 13 состояния обмена с внешним.устройством, дешиф- ратор 14 состояния обмена с внешним устройством шифратор 15 кода состояния обмена с внешним устройством, элемент ИЛИ 16, триггер 17, элемент И 18 и регистр 19 сегмента. ,
Устройство имеет группу 20 входов признаков обрал ения, группу 21 входо признаков команд, информационньм вкод-выход 22, адресный вход-выход 23, информациовньй вход 24, вход 25 сигнала сопровождения информации, входы 26 и 27 синхронизации, информационный выход 28, группу 29 выходов признаков команд устройства, выходы 30 и 31 сигналов сопровождения информации и адресный выход 32.
Предлагаемое устройство работает следуюпщм образом.
Перед началом работы сигналом сброса из ЦВМ устройство приводится в исходное состояние,Взаимодействие устройства сопряжения с УВВ обычно начинается и заканчивается обращением к управляюц им словам этого УБВ, находящимся в вы- деленной области памяти процессора. Каждое УВВ имеет следующие управляющие слова (УС): команда, состояние УВВ, зафиксированные ошибки, начальный адрес передаваемой информации, номер сегмента, количество передаваемых байтов,
Для организации обращения .к УС на вход шифратора 1 подается признак инициирующий одно или несколько дей- ствий чтения или записи памяти - операцию. Такими операциями являются выдача на УВВ команды, юдготовка к. обмену данньп ш, окончание обмена
данньми, запись в УС состояния УВВ, запись признаков обнаруженных ошибок На информационных входах счетчика 2 образуется код, соответствующий выполняемой операции, который сигналом установки из блока 9 заносится на счетчик 2. После этого блок 9 вырабатывает запрос на обращение к памяти. Процессор, получив этот запрос, выделяет устройству сопряжения такт машинного времени (выдает сигнал ответа, по времени и длительности соответствующий этому такту). Ответ стробирует дешифратор, 3 и возбуждает выход, соответствующий коду счетчика 2. По этому выходу дешифратором 3 вырабатьшаются сигналы, формиру- юшде адреса запрашиваемых УС, управ- ляющяе различными элементами устройства. После каждого ответа счетчик 2 модифицируется на 1. В конце последнего для данной операции обращения к памяти в блоке 9 вырабатьшает- ся сигнал установки счетчика 2. Если на входах пшфратора 1 имеются признаки обращения, начинается выполнение новой операции, если признаков нет, счетчик 2 устанавливается в нулевое состояние до нового обращения.. Каждой операции соответствует своя область состояний счетчика.
При подготовке к обмену данными устройство сопряжения, получив от уВ состояние готовности, последовательно считьшает из УС следуюшую информацию: команду на регистр команд, адрес данных на счетчик адреса, количество передаваемых байтов на счетчик байтов, номер сегмента на регист сегмента. В конце операции блок 9 вырабатывает сигнал, которым счетчик 13 устанавливается в состояние, соответствующее выполняемой команде (ввод или вывод).
Счетчик 13 аналогично счетчику 2 управляет передачей данных. В алгоритме обмена данными выделены операции ввода и вывода, каждая из которых состоит из нескольких однотипных действий, например, последовательная запись поступающих байтов в определенные разряды входного регистра, выдача .старшего или младшего байта с выходного регистра. По сигналу сопровождения от УВВ (вход 26, триггер 7) и ответному сигналу устройства сопряжения (вход 27, триггер 11) блок 9 вырабатывает сигналы переклю3 1 чения счетчика 13. При заполнении входного регистра или выборке выходного регистра в блоке 9 вырабатывается запрос, по которому информация с входного регистра заносится в отведенное для нее место памяти или наоборот, считьшается. на выходной регистр, после чего счетчик 13 устанавливается на начало операции,
В адресации памяти участвуют либо счетчик адреса вместе с регистром 19 сегмента, либо один только счетчик
При выборе нужного сегмента в операциях ввода-вьшода данных анализируется содержимое старшего разряда счетчика адреса, находящегося в бло- -ке 5. Если там содержится 1 адрес ОЗУ образуется из оставшихся разрядов счетчика адреса (младшая часть) и регистра сегмента (старшая часть). В противном случае адрес берется только со.счетчика адреса и обращение при этом ведется в нулевой сегмент.
Таким образом, в образовании младшей части адреса ОЗУ участвуют все разряды счетчика адреса блока регистров 5, кроме старшего, который указывая, образуется полный адрес.
Запись регистра 19 сегмента происходит при подготовке устройства сопряжения к обмену данными так же, как и счетчика адреса: устройство сопряжения делает обращение к управляющему слову выбранного УВВ, в котором указан номер его сегмента. Код сегмента принимается по сигналу записи дешифратора состояния обмена с машиной 3. Этим же сигналом сбрасывается триггер 17 На счетчике адреса к этому времени уже записан соответствующий код. Если в старшем разряде кода находится 1, триггер 17, под- ключенньш установочным входом к старшему разряду счетчика адреса, после окончания сигнала сброса включается, если О, остается выключенным.
При обращении к ОЗУ для записи или чтения данных на управляющий вход
35
счетчика адреса в блоке 5 из блока 9 подается сигнал чтения, которьп поступает также на вход элемента И 18.
Если триггер 17 включен, элемент И открывается и выдает сигнал чтения регистра сегмента 19, обращение идет к соответствующему сегменту. При выключенном триггер 17 сигнал чтения
регистра не вырабатывается и при пю- бом его содержимом обращение проис- 54одит к нулевому сегменту.
Во время ввода-вывода адрес данных нарацщвается. Если обмен начинался с нулевьм сегментом, то после некоторого числа обращений к памяти в старшем разряде счетчика адреса О заменяется на 1. Это приводит к включению триггера 17. Последующие
обращения идут в указанный на регистр 19 сегмент.
Формула изобретения
Устройство для сопряжения цифровой вычислительной машины с внешними устройствами по авт.св. №1174933, отличающееся тем, что, с целью увеличения быстродействия,
в него введены шестой триггер, эле- . мент И и регистр сегмента, причем информационный вход регистра сегмен- ; та подключен к информационному входу- выходу устройства, а информационный выход является адресным выходом устройства, установочный-вход регистра сегмента и вход сброса шестого триггера подключены к Btopou группе выходов дешифратора состояния обмена
с машиной, установочный вход, шестого триггера и первый вход элемента И подключены соответственно к группе выходов управляющей информации блока регистров и второй группе выходов
блока дешифрации команд и адресов обращений, выход шестого триггера , соединен с вторым входом элемента И, выходом подключенного к входу разрешения чтения регистра сегмента.
название | год | авторы | номер документа |
---|---|---|---|
Устройство для сопряжения цифровой вычислительной машины с внешними устройствами | 1985 |
|
SU1302288A2 |
Устройство внешних каналов | 1988 |
|
SU1695313A1 |
Система ввода-вывода для микропрограммируемой ЭВМ | 1988 |
|
SU1667084A1 |
Устройство для контроля программ | 1986 |
|
SU1332323A1 |
Устройство для отладки программно-аппаратных блоков | 1986 |
|
SU1425683A1 |
Устройство для отладки микропроцессорной системы | 1987 |
|
SU1453408A1 |
Устройство для сбора данных о работе ЭВМ | 1982 |
|
SU1121679A1 |
Устройство для контроля микропроцессорной системы | 1987 |
|
SU1474650A2 |
Устройство для синтаксического контроля программ микропроцессорной системы | 1985 |
|
SU1260960A1 |
Устройство для сопряжения магистрали ЭВМ с периферийными устройствами | 1990 |
|
SU1751775A1 |
Изобретение относится к вычислительной технике, может быть использовано в вычислительных системах для сопряжения ЦВМ с внешними устройствами и является усовершенствованием известного устройства по авт. св. № 117493.3. Цель изобретения - увеличение быстродействия - достигается 20 введением в устройство шестого триггера 17, И 18 и регистра сегмента 19. Устройство позволяет при сегментировании памяти вьщелить общий сегмент, который может быть объединен с любым другим сегментом для всех блоков памяти. В процессе ввода-вывода данных переход из общего сегмента в любой заданньй происходит без останова ввода-вывода. Если ввод-вывод данных начинается с нулевого сегмента, в старшем разряде счетчика адреса блока регистров 5 содержится О. При достижении в старшем разряде 1 включается триггер 17, открывая элемент И 18. Сигнал чтения счетчика адреса поступает также на регистр 19, полный адрес памяти образуется из содержимого счетчика адреса и регистра 19. 1 ил. (Л со О) со ел IS3
Редактор М.Петрова
Составитель .В.Бертлиб Техред Л.Олийнык
Заказ 3787/52
Тираж 704
ВНИИПИ Государственного комитета СССР
по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д, 4/5
Корректор С.Черни
Подписное
Аппарат для испытания прессованных хлебопекарных дрожжей | 1921 |
|
SU117A1 |
Приспособление для точного наложения листов бумаги при снятии оттисков | 1922 |
|
SU6A1 |
Авторы
Даты
1988-07-30—Публикация
1987-01-08—Подача