Преобразователь параллельного @ -разрядного кода в последовательный Советский патент 1987 года по МПК H03M9/00 

1

Изобретение относится к вычислительной технике и может быть использовано в системах передачи данных для преобразования параллельного кода в последовательный.5

Цель изобретения - повышение быстродействия устройства.

На чертеже представлена схема преобразователя.

Устройство содержит регистры 1 и О 2 сдвига разрядностью п + 1, блок 3 вьщеления старшей единицы, элемент ИЛИ 4, генератор 5 тактовых импульсов, коммутатор 6, информационные входы 75 информационный выход 8, уп- равляющие выходы 9 и 10, установочный вход 11 устройства.

Блок 3 вьщеления старшей значащей единицы может быть вьтолнен в виде п-разрядного регистра, информацион- ные входы которого подключены к входам блока, установочный вход - к установочному входу блока и разрядных элементов И, вькоды которых подключе- ны к выходам блока, первые входы под- ключены к прямому выходу соответст-, вующего разряда, а остальные - к инверсным выходам более старших разрядов .

Преобразователь работает следую щим образом.

Перед началом работы происходит начальная установка преобразователя по установочному входу 11, при этом устанавливаются в исходное (нулевое) состояние регистры 1 и 2 сдвига и регистр блока 3 вьзделения старшей единицы. На выходе старшего разряда регистра 2 сдвига появляется уровень о логического О, который подготавливает генератор 5 тактовых импульсов к работе по парному управляющему входу. Преобразуемый параллельньй код вводится с информационных входов 7 45 в, ра:зряды первого регистра 1 сдвига и в регистр блока 3 вьщеления старшей единицы. Разряды преобразуемого кода, разряды регистра 1 сдвига и регистра блока 3 вьщеления старшей .jO единицы совмещаются по младшему раз- ряду. Старшая единица преобразуемого кода определяет формат преобразования. На выходе блока 3,соответствующем формату преобразования, появляется высокий уровень, который запишет 1 в соответствующий разряд второго регистра 2 сдвига. Одновременно высокий уровень, возникший на выходе бло13093162

ка 3 выделения старшей единицы, поступает на вход элемента ИЛИ 4 и с его выхода - на первый управляющий вход генератора 5 тактовых импульсов, запуская его, и на управляющий выход 10 преобразователя, сигнализируя во внешние цепи о начале преобразования.

При этом выходная шина 8 подключена через коммутатор 6 к тому разряду регистра 1 сдвига, который следует за разрядом, содержащим старшую единицу кода. Импульсы с генератора 5 тактовых импульсов поступают на входы сдвига регистров 1 и 2 сдвига. В результате происходит сдвиг записанной информации в регистре 1 сдвига и вьщача ее на выход 8 преобразователя через выбранный вход коммутатора 6. Одновременно происходит сдвиг 1, записанный в соответствующий разряд второго регистра 2 сдвига. Вьщача информации на выход преобразователя происходит до тех пор, пока 1, записанная в регистр 2 сдвига, не продвинется в старший разряд.При появлении 1 в старшем разряде регистра 2 сдвига на управляющем выходе 9 преобразователя появляется высокий уровень напряжения, которьй закрывает генератор 5 тактовых импульсов по второму управляющему входу и сигнализирует во внешние цепи об окончании преобразования.

35 Формула изобретения

Преобразователь параллельного п- разрядного кода в последовательный, содержащий регистры разрядностью (п-1) сдвига, входы сброса которых объединены и подключены к входу сброса устройства, информационные входы п младших разрядов первого регистра сдвига являются информационными входами устройства, а выходы h старших разрядов подключены к соответствую- шдм входам коммутатора, выход которого является информационным выходом устройства, генератор тактовых импульсов, выход которого подключен к входу сдвига первого регистра сдвига, и элемент ИЛИ, выход которого подключен к первому управляющему входу генератора тактовых импульсов и является первым управляющим выходом устройства, отличающийся тем, что, с целью повьшгения быстродействия устройства, в него введен блок вьщедения старшей единицы, информа.- 30

313093164

ционные входы которого подключены кразряда второго регистра сдвига, вы- соответствующим информационным входамход старшего разряда которого под- устройства, вход сброса подключен кключей к второму управляющему входу входу сброса устройства, i-й выходгенератора тактовых импульсов и явля- блока вьзделения старшей единицы (i 5ется вторым управляющим выходом уст- 1...п) соединен с 1-м управляюшлмройства, вход сдвига второго регист- входом коммутатора, с i-м входом эле-ра сдвига подключен к выходу генера- ме нта ИЛИ и входом записи (п-1+1)-готора тактовых импульсов.

Изобретение относится к вычислительной технике и может быть использов-яно в системах передачи данных для преобразования параллельного кода в последовательный. Целью изобретения является повышение быстродействия устройства. Устройство содержит регистры 1 и 2 сдвига разрядностью п + 1, блок 3 выделения старшей значащей единицы, элемент ИЛИ 4, генератор 5 тактовых импульсов, коммутатор 6, информационные входы 7, информационный выход 8, управляющие выходы 9 и 10, установочный вход 11 устройства . 1 ил. САЭ о СО СО О)