Преобразователь параллельного кода в последовательный Советский патент 1986 года по МПК H03M9/00 

Изобретение относится к вычислительной технике и может быть использовано в системах передачи и обработки цифровых данных. Цель изобретения - упрощение и повьшение быстродействия. На чертеже приведена функциональная схема устройства. Преобразователь параллельного кода в последовательный содержит генератор 1 импульсов, группу из (n-l)-ro элемента ИЛИ 2, регистр 3, содержащий п разрядов, элемент 4 задержки, группу из п элементов И 5, элемент ИЛИ 6, информационные входы 7, управляющий выход 8 и информационный выход 9, Преобразователь работает следующим образом. В исходный момент времени регистр 3 находится в нулевом состоянии и на выходе элемента 4 задержки присутствует нулевой потенциал, разрешающий запись преобразуемого кода с информационных входов 7 через группу элементов ИЛИ 2 в регистр 3, Разряды преобразуемого кода и разряды регист ра 3 совмещаются по первому (младшему) разряду. Момент завершения записи в регистр 3 определяется наличием высокого потенциала на выходе элямен та 4 задержки, величина задержки которого определяется временем распространения сигнала с входа (n-l)-ro элемента ИЛИ 2 группы на выход первого элемента ИЛИ 2 группы. Высокий уровень сигнала с выхода элемента 4 подается на управляющий вход (вход блокировки записи) регист ра 3, на управляю1ций вход 8 и вход запуска генератора 2 импульсов. На информационном выходе 9 присутствует уровень сигнала, соответствующий значению лидирующего быта преобразуемого кода. Положительный период напряжения на управляющем выходе 8 характеризует начало преобразования, а отрицательный - конец. Генератор импульсов, воздействуя на вход сдвига регистра 3, производит в нем серию последовательных одноразрядных (до полного обнуле1шя регистра 3) сдвигов, в результате которых на информационном выходе 9 последовательно появляются уровни потенциалов, соответствующие значениям следующих за старшим битомпреобразуемого кода, После последнего сдвига регистр 1 92 3 обнуляется и отрицательный перепад напряжения на выходе элемента 4 задержки обозначит конец преобразования и остановит генератор 1 импульсов, В итоге преобразователь ока- жется в состоянии готовности к обработке следующего кода без предварительной подготовки. Данный преобразователь не требует предварительного знания формата преобразуемого кода, что позволяет проводить преобразование к-разрядного кода за к тактов без предварительного определения места лидирующей единицы в коде, Формула изобретения Преобраз.оват.ель параллельного кода в последовательный, содержащий генератор импульсов, элемент задержки, элемент ИЛИ, группу из п элементов И, где п - разрядность входного кода, и регистр, прямые выходы разрядов которого подключены к первым входам соответствующих элементов И группы, выходы которых соединены с входами элемента ИЛИ, выход которого является информационным выходом устройства, отличающийся тем, что, с целью упрощения и повыщения быстродействия, в него введена группа из п-1 элементов ИЛИ, первые входы которых объединены с вторыми входами соответствующих элементов И группы и являются соответствующими информационными входами устройства, выход i-ro элемента ИЛИ группы подключен к информационному входу соответствующего разряда регистра и к второму входу (i-l)-ro элемента ИЛИ группы, информационный вход п-го разряда регистра объединен с вторыми входами (п-1)-го элемента ИЛИ группы и п-го элемента И группы и является п-м информационным входом устройства, инверсный выход i-ro разряда регистра, кроме первого, подЮ1ючен к третьему входу (i-l)-ro элемента И группы, прямой выход первого разряда регистра соединен с входом элемента задержки, выход которого подключен к управляющему входу регистра и входу запуска генератора импульсов и является управЛЯЮ1ЦИМ выходом устройства, выход генератора импульсов соединен с входом сдвига регистра.

Изобретение относится к вычислительной технике. Его использование в системах передачи и преобразования цифровых данных обеспечивает упрощение и повышение быстродействия. Преобразователь параллельного кода в последовательный содержит генератор импульсов, регистр, элемент задержки, элемент ИЛИ и группу из п элементов И. Введение группы из п-1 элементов ИЛИ позволяет начинать преобразование сразу после записи входного кода без определения положения лидирующего бита. 1 ил.