Устройство для выработки синхросигналов Советский патент 1987 года по МПК G06F1/04 

1

Изобретение относится к вычислительной технике и, в частности, предназначено для использования в системах обработки данных.

Цель изобретения - расширение фун кциональных возможностей за счет обеспечения приостанова выдачи синхроимпульсов и повторного запуска с различных моментов времени.

На чертеже изображена блок-схема предлагаемого устройства.

Устройство содержит блок 1 постоянной памяти, регистр 2, блок 3 постоянной памяти, вход 4 останова уст ройства, элементы И 5-9 группы, блок 10 сравнения, триггер 11, элемент ИЛИ 12, триггер 13, элемент И 14, вход 15 запуска устройства, вход I6 начальной установки устрой

ства, элементы 17-21 задержки,вход 22

разрешения продолжения работы устройства и вход 23 повторного запуска устройства.

Устройство работает следующим образом.

В исходном состоянии сигналами по входам 15 и 22 устройства триггеры 11 и 13 устанавливаются в О,

В блоке 1 постоянной памяти младшие выходные разряды соединены через элементы 17-21 задержки с адресными

входами.

Блок 1 памяти программируется таким образом, что в каждой ячейке записан адрес следующей ячейки в некоторой замкнутой последовательности так, что при работе устройства блок.1 памяти постоянно,циклически адресуется к самому себе, формируя на своих выходах тактовые сигналы.

Выходы блока 1 памяти соединены с информационными входами регистра 2, с помощью которого разрешается или

запрещается передача данных в зависи- АС задержки грзшпы, выходы Ro t opbix со

мости от потенциала на синхровкоде регистра 2, поступающего с инверсного выхода триггера 11.

Так как триггер 11 установлен в О, то на его инверсном выходе имеется 1, которая разрешает прохождение сигналов через регистр 2.

При этом разрешается передача счетной последовательности с выходов

единены с соответствующими адресными входами первого блока постоянной памяти, разрядные выходы регистра соединены с адресными входами второго CQ блока постоянной памяти, выходы которого .являются информационными выходами устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройстблока 1 постоянной памяти на адрес- ее BS за счет обеспечения приостанова

ные входы блока 3 постоянной памяти, а прохождение сигналов с выхода блока 10 сравнения через элемент И 14 блокируется триггером 13. В. случае

вьщачи синхроимпульсов и повторного запуска с различных моментов времени, в устройство введены блок сравнения, два триггера, элемент И и

5

Ш

5

20

25

30

поступления сигнала

ва устройства 1 триггер tt 1 ti

107932

к входу 4 остано- 11 устанавливается в 1, тем самым останавливая генерацию тактовых импульсов на выходах устройства. После поступления сигнала к входу 22 разрешения продолжения работы -устройства триггер 11 устанавливается в О, блокирует сигнал с выхода блока 10 сравнения и запускает с самого начала счетную последовательность, для чего необходимо еще подать сигнал О на вход 16 начальной установки устройства .

При поступлении сигнала 1 к входу 23 повторного запуска устройства триггер 13 устанавливается в 1, разрешая прохождение сигнала с выхода блока 10 сравнения в момент совпадения состояния выходов блока 1 памяти и содержимого регистра 2 через элементы 12 и 14 на нулевой вход триггера 11, сброс в О которого приводит к продолжению начатой последовательности тактовых импульсов.

Затем при поступлении сигнала к входу 23 триггер 13 устанавливается в О и устройство продолжает свою работу. Формула изобретения

5

0

Устройство для вьфаботки синхро- сигнало;в, содержащее два блока постоянной памяти, регистр, группу элементов задержки, группу элементов И, причем выходы первого блока постоянной памяти соединены соответственно с первыми входами элементов И группы, вторые входы которых объединены и подключены к входу начальной установки устройства, выходы элементов И группы соединены с соответствующими информационными входами регистра и с входами соответствующих элементов

единены с соответствующими адресными входами первого блока постоянной памяти, разрядные выходы регистра соединены с адресными входами второго CQ блока постоянной памяти, выходы которого .являются информационными выходами устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройствьщачи синхроимпульсов и повторного запуска с различных моментов времени, в устройство введены блок сравнения, два триггера, элемент И и

313

элемент ИЛИ, причем разрядные выходы регистра соединены с соответствующими входами первой группы входов блока сравнения, входы второй группы входов которого соединены с выходами соответствующих элементов И группы, выход равенства блока сравнения соединен с первым входом элемента И, второй вход которого соединен с выходом первого триггера, нулевой вход которого является входом разрешения продолжения работы устройства, едиСоставитель Н. Топорова Редактор Е. Копча Техред И.Попович Корректор С. Шекмар

Заказ 1891/44 Тираж 673Подписное

ВНИШШ Государственного комитета СССР.

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

107934

ничный вход первого триггера является входом повторного запуска устройства, выход элемента И соединен с первым входом элемента ИЛИ, второй 5 вход которого является входом первоначального запуска устройства, выход элемента ИЛИ соединен с нулевым вхо- |Дом второго триггера, инверсный выход которого соединен с синхровходом

/О регистра, единичный вход второго

триггера является входом останова устройства.

Изобретение относится к области вычислительной техники и, в частности, предназначено для использования в системах обработки данных. Целью изобретения является расширение функциональных возможностей за счет обеспечения приостанова вьщачи синхроимпульсов и повторного запуска с различных моментов времени. Отличительной особенностью устройства является запоминание адреса блока памяти, по которому осуществляется приостанов устройства и последующее возобновление работы устройства либо с начального адреса, либо с запомненного. Поставленная цель достигается за счет введения триггеров, элемента ИЛИ, элемента И, блока сравнения. 1 ил. (С