Накапливающий сумматор Советский патент 1987 года по МПК G06F7/50 

ствеюш. Bfjixo i первого элемента И подсоединен к второму входу первого элемента Ш1И младшего из смежных разрядов, к второму входу BTOpoi o элемента Ш1И и к нулевому входу соответствующего триггера накапливающего регистра соответственно. Выход второго элемента И подсоединен к первому входу второго элемента HJDi и к единичному входу соответств},пощего триггера накапливающего регистра. Соответствующий информационный вход 10 соединен с первым входом первого элемента ИЛИ. Единичный выход триггера приемгшго регистра и нулевой выход триггера накапливающего регистра соединены соответственно с первым и третьим входами второго элеме нта И, третий вход первого л второй вход второго элементов И подсоединены к управляющему входу 8 сумматора. Динамика параллельно-последовательного переключения триггеров 5 и 6 регистров однозначно определяется из соотношений

Q.K; , ni -oii-Ml- QPK;

Н Kl L Ь - 1

(,-0 5

где Оп О, где к - 1, m - номер разряда сумматора, Jnx значение разряда приемного регистра после загрузки в него очередного слаik(,-)

vn

HK(I-.,UI-O

гаемого.

Q..;)значение i-го

состояния к-го триггера приемног о (накапливающего) ре1 истра, П. - значение, к-го разряда накапливающего регистра после предЕадущего цикла cyi-i- мирования. 1 ил.

Изобрртоиге О1 носится к устрой- стьак автоматики vi вьмнс.иителы- -ой техники, выг1о. функции суммирования с накоплением результата. С целью сокращения оборудования сумматор выполиеь как устройство асинхронного типа с одт отактным режимом раоогы в составе накапливающего регистра, состоящего из триггеров 6, гтриемног о регистра, состоящего из триггеров 5 и в кажд.ом разряде двух элементов И 1 и 2 и двух элементов Ш1И 3 и 4. В каждом разряде сумматора первый, второй и четвертый входы первого элемента И соединен с нуле-- вым выходом триггера приемного регистра, соответствующего старшему из смежных разрядов, с единичныь и ну/ левьЕм выходами соответствующего триггера накапливающего регистра соответ(С СО го ОО о со

1

Изобретение относится к автоматике и вьтислительной технике и может быть использовано в процессорах ЭВМ и цифровых устройствах автоматики .

Цель изобретения - упрощение сумматора.

На чертеже представлена функциональная схема накаливающего сумматора.

Накапливающий суъ матор содержит два элемента И 1 и 2, элементы ЖШ 3 и 4 5 первые триггерь 5, вторые триггеры 6, инверсный выход 7 первых триггеров, вход 8 разрешения сложения сумматора, выходы 9 переноса и; предыдущего разряда, входы 10 разрядов операндов сумматора.

Работа сумматора рассматривается при выполг{ении операции сложения дву положительных двоичньгх чисел, заданных двоичными кодами без зпака При этом считается;, что код первого слагаемого уже xpafniTCH в накапливающем регистре.

В этом случае,, при уровня логической единицы на управлтяющей шине 8, приемный регистр будет находит ся в нулевом состоянии. В момент установления на шине 8 уровня логичес

кого нуля на информационные входы 10 устройства подается ко; 1 второго слагаемого, окончание записи которого подается в приемный регистр.

Начало работы cyi iMaTopa фиксируется установочением уровня логической на шине 8. Последующая работа устройства определяется из соот- ио лений

0,,,(.,,v ;

Q-iKi - , ii-и О

нк ii -О

ho.

к li-1)

0

п k I

О . к .

0

значение :-го состояния к-го триггера приемного (накапливающего) регистра,

QnK, 0;

значение разряда накапливающего ре - гистра в результате преп,ыцущ| го цикла сум ироБяния; значение к-го разря; а приемного регистра после загрузки в него оч е ред но го с ла г а емог о

к 1 ,П1 - номер разряда сум.п

тора.

Пусть перРЛ няча.ггом cyMMKpoBafrv: с очередиь:м слагаемым в десятиразрялг-:сл накапливающем сумматоре находился код 01 01100 100. Лля этого примера значения последовательиь:7 С(;стояний регистров показаны в таблице.

Таким образом, в результате суммирования кода 01 01 100 100 с кодом 0111010011 получается двоичный код, отмеченньм в 6-м состоянии для накапливающего регистра. Приемный регистр при этом обнуляется.

Форм у л а

зобретения

20

Накапливающий сумматор, содержащий в каждо разряде первый и второй триггеры, два элемента И и первый элемент ИЛИ, причем выход первогс элемента И каж.дого разряда соединен с первым входом первого элемента ЯЛИ следующего разряда, первый вход пер вого элемента И каждого разряда соединенных с входом разрешения сложения сумматора, прямой выход первого триггера каждого разряда соединен с вторьгМ входом первого элемента И того

, 25

Составитель М.Есенина Редактор И.Касарда Техред М.Моргентал Корректор М.Шароши

Заказ 2638/51 Тираж 672Подписное

ВШТИШ4 Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-3.5, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная. 4

с сл

же разряда, о т л и

fO

15

20

с о

25

ч а ю 1д и и с я тем, что, с це-ги ю упрощения сумматора, он содержит в каждом разряде нто- рой элемент l-URl, первый второго элемента Н каждого разряда соединен с вхолом разрешения сложения сумматора, второй вход первого элемента ИЛИ кахс1;ого разряда соединен с яходом соответствующего разряда операндов сумматора, выходы первого и второго элементов ИЯИ каждого разряда соединены соответстг1енно с единичным и ну- левыь входами первого триггера того же ра,зря,т;а, инверсньш выход которого соединен с третьим входом первого элемента И предыдущего разряда, прямой выход первого триггера каж,дого разряда соединен с четвертым входом первого элемента И того же разряда и вторым входом элемента И того же разряда, выход которого соединен с первым входом второго элемента ИЛИ того же разряда и единичным входом второго триггера того же разряда, нулевой вход которого соединен с вторым входом второго элемента И того же разряда, инверсный выход второго триггера каждого разряда соединен с третьим входом второго элемента И того же разряда.