Микропрограммное устройство управления Советский патент 1987 года по МПК G06F9/22 

Изобретение относится к зычисли- телькой технике и микроэлектронике :ч предназначено д:ая микропрограммного управления.

Цель изобретения - повьппение быстродействия устройс гва,

На фиг« 1 изображена структурная схема устройства; на фиг. 2 структурная схема блока задержки.

Устройство (фиг, 1) содержит блок 1 памяти микрокомандJ регистр 2 адре са, регистр 3 логических условий н блок 4 задержки.

Блок задержки (фиг, 2) содержит регистр 5;, группу сумматоров 6, 6, , . ,.6 по модулю два,, группу генераторов 7, J 7,j 3 , , . J 7 J, блокирующих импульсовS элемент ЮТИ 8 и генератор 9 синхроимпульсов.

Устройство работает следующим образом,

В начальный момент времени уст - ройство находится в исходном состоянии-. В регистре 3 записана информация об условиях перехода устройства в следующее состояние. Сигнал на выходе блока 4 синхронизации соответствует уровню логического муля. В следующий момент устройство запуска- eTCHs и генератор 9 синхроимпульсов выдает импульс, достаточный по дл:и (тельности для срабатываний первой ступени регистра 2, По спаду синхроимпульса информация из первой ни регистра 2 переписывается во втс- рую ступень р а затем - в регрзстр 5 блока задержки«

Генераторы 7 блокирующих импульсо запускаются по фронту импупьса на входе запуска. Запуск ка 1;поге - SHepa тора блокирующИ Х имиз льсов связлк с изменением сигна-пов на входах лог,:- ческого элемента одного, заранее поставленного в соответствие этому генератору, из рангов универсального дешифратора блока 1 памяти микрокоманд. Это изменение отслеживается с помо:ш;ью регистра 2, регистра Ь блока задержки, и сумматоров 6 по модулю два.

Вектор входньк сигналов, присутствовавший на входах универсального дешифратора блока памяти микрокоманд в предьщущем цикле работы устройства и хранящийся в регистре 5 олока задержки, сравнивается с актуальным вектором. В случае,, если хотя бы один из актуальных сигнах ов, связанных с

входами логиче.ских элементов какого- либо ранта универсяльного дешифратора,, изменяется по сравнению с преды- дущим циклом, то ггнератор блокирующих. И1 пульс.ов.; посгавгенный в соответствие этому panrj j запускается. Длительность импульсаj выдаваемого . геиерат ором блокир /ющих импульсов, достаточна для срабатывания поставленного ему в соответствие ранга уни- верссшьного дешифратораS а также связанной с выходауги логических зле- ментов ЭТОГО ранга последовательности других рангов.

Так, первым и второй генераторы 7; 5 7., блокирующих импульсов выдают импульсS достаточном по длительности для срабатывания всех рангов универсального денифратора. Третий генератор 7j блокирующих импульсов выдает импульс,, достаточной по длительности для срабатыЕ ания всех рангов универсального дешифратора, кроме первого и т.д. Время блокировки определяется импульсом того из запустившихся генераторов блокирующих импульсовJ который имеет максимальную длительность Генератор 9 синхроимпульсов запускается по спаду блокир тощего импульса. Процесс повторяется циклически.

р м у л

б р г т е н ч я

Микрспрог раммное устройство уп- ::а,злемия5, ссдаржакес блок памяти мкк рогсоманДз регис : адресаj регистр г;огических услозик,. блок задержки, ггричем ььжодь) микрсопера тяй блока па н яти микрокэьанд соединены с выхода- кн устройство-,, адрвся блока :а: -{яти микрокоманд соединень с входами блока задержкиJ. выходы регистра адреса соедкннны с первой г зуппой адресных Езсодов блтка ко-чанд,. вход -логических условий устройства соединен с информационным входом регистра логических условий, о т л и ч а К1 щ S е с я тем, что, с целью повыгаекия быстродействияj блок задержка: содержит регистр j груп 5::у сумматоров по моду-пю два, группу Г енераторов блокирующих импульсов элемент КЛИ генератор синхроимпульсов, причем адреса блока памяти шкрокоманд соединены с информа ционньми входа;-{и регистра адреса, выход регистра логических условий соединен с второй группой адресных

уходов блока памяти микрокоманд, входы блока задержки соединены с информационными входами регистра блока задержки и с первыми входа- гШ соответствующих сумматоров по мо- дулю два группы, выходы которых соединены с входами соответствующих генераторов блокирующих импульсов группы, выходы которых соединены с входами элемента ИЛИ, вьгход которого соединен с входом пуска генератора синхроимпульсов;, выход которого, являющийся выходом блока задержки, соединен с входом синхронизации регистра и с входом синхронизации регистра адреса, выходы регистра соединены с вторыми входами соответствующих сумматоров по модулю два группы.

Изобретение относится к вычислительной технике и микроэлектронике и предназначено для микропрограммного управления. Цель изобретения - повышение быстродействия устройства. Микропрограммное устройство, управления содержит блок 1 памяти микроко- мацц, регистр 2 адреса, регистр 3 логических условий, блок 4 задержки. Указанная цель достигается с помощью указанной совокупности блоков. 2 .ил. о I

Составитель А.Михайлов Редактор И.Касарда Техред М.Моргентал Корректор Л.Пилипеико

Заказ 2658/51 Тираж 672Подписное

ВНИИ11И Государственного комитета СССР

по делам изобр.тений и открытий 113035, Москва, Ж-35, Раушская наб,,д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4