Запоминающее устройство с самоконтролем Советский патент 1987 года по МПК G11C29/00 

1

1:)()бреи иие относится к вычислительной технике и может быть исп()ль:и)нано при создании систем памяти с ио Ы111енной фу}(к- циональнои надежностью.

Це.П) и:шбретения новьпиение надежности устройства.

На фи1 1 изображена схема запоминающего устройства (ЗУ) с самоконтролем; на фиг. 2 схема корректора информации; на фиг. 3 - схема б/юка коррекции; на фиг. 4 схема блока обнаружения корректируемых ошибок; на фиг. 5 - схема блока обнаружения некорректируемых ошибок.

ЗУ с самоконтролем (фиг. I ) содержит основной наконитель 1 с информационными 2, адресными 3 и уг1равляюни1М 4 входами, нервыми 5 и вторыми 6 выходами, первый 7 и второй 8 коммутаторы, иервый 9 и второй 10 формирователи паритетных символов, первый II и второй 12 формирова- те.ти контрольных символов, первый 13 и второй 14 доно.шительные нако11ите,1и с выходами 15 18 и входами 19 и 20, первый 21 ц второй 22 б,1оки коррекции, первый 23 и второй 24 блоки сравнения, первые входы 2Г) блока 23 и иервые входы 26 блока 24, третий б. кж 27 сравнения с первыми 28 и втор1 1ми 29 входами и выходами 30, чет- верт|,1Й б.юк 31 сравнения с первыми 32 и торыми 33 входами и выходами 34, блок 35 обнаружения корректируемых (одиночных) ошибок, выход 36 блока 35, блок 37 обна- пжения некорректируемых 01пибок, выход 38 б.юка 37, корректор 39 информации, В1 гходь1 40 кото)ого подключены к одним входам блока 41 исправле)1ия ошибок, выходами 42 подключенного к входам блока 43 ввода информации, унрав.тяюший вход и выходы блока 43, подключенные соответственно к второму унравляю цему входу 44 vcTixiiicTBa и к его информационным вьгходам 45.

Корректор 39 ииформации содержит (фи1. 2) иервую группу 46 элементов И, вторую грунпу 47 э.чементов И, матриц 48 4,чементов И.

Блоки 21 и 22 кг)|)рекции, (фи1. 3) содержат сумматоры 49 но .модулю два, формирую Huie новые контрольные символы, схему 50 вычнс.мения синдрома, декодер 51, сумма- Topiii 52 по модулю два.

В.юк 35 обнаружения корректируемых ошибок (фиг. 41 содержит допо.шнтель- пые сумматоры 53 и 54 но моду, 1Ю два и :1, 1емент И 55.

Б, 1ок 37 обнаружения некор 1ектируемых О1пибок (фиг. 5) содержит ъ, 1емент И.Т11 56 и ч.1емент И 57.

Р1ако11ите,1и 1, 13 и 14 п)едставляют собой матрицу элементов памяти (ЭП) со схема.ми, обеспечивающи.ми занись, хранение и считыва(ше информации. Накопите.1Ь I содержит 1 столбцов и строк. По

2

строкам размешены информационные биты, входящие в отдельные байты, но столбцам одноименные биты отдельных байт.

Формирователи 9 и 10 паритетных симво- г лов состоят из сумматоров по модулю два, осуществляющих сложение битов информации, записываемых в ЭП соответствующего столбца или соотЕ етствуюшей строки (свертка но модулю два). Формирователи 11 и 12 контрольньгх символов также состоят 10 из сумматором по модулю два и производят форчиров. Д1ие ко|ггрольны х симво. юв применяемо, о кода на основании паритетных CHMBfj.ioB. Блоки 23 и 24 сравнения состоят и.) сумматоров по моду, 1ю два по чис.П контрол1 ньгх симв(), И)В. Б,токи 27 и 31 сравнения содержат соотвсгственно k и /;- су.м- маторов но модулю два. Еэлок 41 исправления ошибок состоит И су.ммато)ов но мо.ту,) два, чис. ю KOTopiirx равно KO/IH- чссгву счит1 1ваемой ин()ормации (битов). 20Устройство работаег (медующим образом.

При заниси ))мации в наконите.мь 1 ()ормировате.1и 9 и И) 11|1оизводят сложение по моду,1ю два соотвегствуюиигх битов ии- (|)()рмации, ност паюших соотвегстш - юшие коммута )1 7 и 8, tia управ,тяюшис входы которьгх HoiTyiiacM. наири.мс р, сигна.: .логической единицы. Ф()рми)ова ге.ш II и 12 ио сформиронаш11м 1 k и А , паритет- fibiM симво, 1ам иычис.чякл соответственно

Г| с TV KOHTpO.lbfUilX СИМВО.ЮВ. (л{)0|1МИрОnaHiii.ie таким образом кодов1 1е с,аова

25

45

записываются cooi lu ic i нснпо в накопители 13 и 14.

В режиме считывания инф())мации и.з наконите.тя I (})о()ми)ова гели 9 12 вновь осушеств.тяют (lopMHiJOHaHne, как и в pt - ж)(.ме ianncH, паригсгных и соогвегствую- ших им контро,1Ы1ьг симнп. юв. При noiiB. ie- нии оп1ибок отмеч(Ч1ныс )Ы CODTBITCIBV KI- ших конт()олып,1Х и пари ных битов будут от.тичаться. Блоки 21 ,i 2 «)сст г1плвливак)т истинное .значение маритсгньгх симво.тов.

40 В б.чоках 23 и 21 сргмшеиия мрочит аниые K()).TbHi)ie симво.ты (. и г) поразрядно сравииваются с 1И1овь с|()()ши)(1ванными ко1ггр().тьными бигам1Г Причем, ес.ти н ип(|)ор- мационных бигах имес1ся не бо.тее одной ошибки в любом c -i).i6:ic и строке нако- инте.тя. то соот ВС с | .л 1И1ие па)ы копт ро.- ь- ных СИМНО..ТОВ п г.шчат ься. Об этом будет сви.чете.тьстиовать е.чипичный сигиа.т на В1)1ходе 36 б.тока 35. же в какой- .тибо cTfioKe и.ти сто.тбце иоявятся два

,,, неисправных ЭП. то (l бу.чег отмечено единичн1 1м сигналом на выхо.те 38 блока 37. Шина этого CHiiia.Ta соединяется с ироцессо- ром (не показан) д,тя )1вания выполнения комаиды и принятия мер к ус тра- непик) .и ойной оп1ибки. На шлходах 30

55 б,тока 27 сравнения и на выходах 34 б,тока 31 сравне1шя выраба пинаются векго 1ы

(ЛНИбоК но строкам и по СТЧ1. |бпИМ :.1Пничные си1л)ал1)1 станов.1ены в rex

разрядах нвекторов, соответствующие которым столбцы и строки накопителя 1 содержат неисправные ЭП. Корректор 39 вырабатывает сигналы коррекции информационных бит (па выходах 40), которые поступают па одни входы сумматоров по модулю два блока 41, и инвертированием ошибочных бит считываемой информации, поступающей на друсие входы соответствующих сумматоров блока 41, исправляют все одиночные ошибки, которые возникают в отдел ьн1)1х строках и столбцах накопителя. Информация без ошибок с выходов блока 41 поступает в блок 43 ввода информации и но поступлении на управляющий вход 44 утого блока соответствующего управляю- mei o сиг на, 1а - на информационные ходы 45 устройства.

Формула изобретения

. Занг)минающее устройство с самоконтролем, содержащее основной накопитель, информационные входы которого соединены с информационными входами первой группы первого и второго коммутаторов и являются информационными входами устройства, адресные входы основного нако- пите. 1Я яв.)1ся адресными входами riepBoit группы устройства, вход записи считывания устройства является входом записи считывания и соединен с входами записи гчит1)1- вания первого и второго дополните.тьных накопителей и с управляющими входами nepBoi o и Еиорого коммутаторов, информи- ционные вход|)1 второй группы которых под- к.почены соответствепно к выходам и второй групп ОСНОВ11ОГО накопителя, а ХОД1.1 соедииепы с входами соответстш нно первою и второго формирователей наритег- ных симво. юв, в1)Гходы которых подключены cooTiK TCTiieniio к входам первого и BTOpoif) |))ват(чей контрольпь х симво.юв, BI.I- ходы которых соединены соответственнее С ии())о|)ма 1ион11ыми входами riepBoii руппы iie)Boi() до11о, ;ни re. iiiHoro наконите.тя и пер вого б.юкп сравнения и с информационн,- ми входами первой группы второго донол- П11те, 1ьпого накопителя и BTcjporo б.юка сравпения, адресн(,1е входы нервого и вто- рО1Ч) допо. |ните;1ьных накопителей являются соответственно адресн1 1ми входамя вто1)ой и третьей групп устройства, а выходы первой г птп11,1 подк.тючепы соответствепно к пм- форманионным входам второй групг1ы nej)

впго II вто)01о б,-1оков сравнения, выходы которых соединеШ) соответственно с входами нервой и второй грунн б,токов обнаружения корректируемых и некорректируемых ошибок б.юка обнаружения ко|1рект11|п емых 01нибок соединен с входами выборки ко))ек- тора информации и б.юка обни)жения некорректируемых ошибок, выход которого является выходом устройства,выход1.

0

0

5

корректора информацни подк.тючены к входам коррекции б. юка исправления OHIHOOK. (1орманионные BXO-U I которого соединены с В1)1ходамн нервой rpyniiiii оснонпого накопите.чя. а В1,1ходы нодк.чючены к информационным входам блока вывода информации.

5 V прав.1яюп1ий вход и выходьт которог о являются соответственно входом разрешения считывания и информационными выходами чстройства. отличающееся тем. что. с це- повып1еш1я надежности устройства, в него введены первый и второй блоки кор0 )(.кц11и. третий н четвертый блоки сравнения. пг)нчем входы первой 1 рунпы т(1етьего II чг I lii f) того Гмоков сравнення соединены смогветсгвенно с (выходами первого н вто poii) о. idKOB коррекции, входы когорых нод5 к. почены к В1лходам соответственно нервого н ivropoio допо.1Н11те. 1ьных накогп1теле1(. входы urnpoii группы г|1ег(,его б.юка сравнения сое- ди.чеш, с BbixoiaMH тарного ((юрмировате. 1Я )Hrei;ii x ciiMBiKiofi н с нпфо)мац||опны- ми пход;).;и второй rpyniiiii перпсл о до0 по. 1ните.11)Н()го накопите. 1Я. входы группы о бюка сравнения 11одк.1ю- Ч(ЧП)1 к ni. isi iporo фор 111ровате.1я

П;:р.;Г|1 ,1Л U Mlili, юн П к И1 форм;| П(ОЧ111 1М

Hxo.iaM i.i(iii(:-ii pviiiii, Hi opoip лоно. I HiiTi . II) шич) иа)о||ии.1я I bixoii.i pi ibcro н чеше; - 5 -ого o.KiKoi : p;1Hl: lИ ; сшминены с nnifiop- мац.|(И1|--,;и ьхп ::м|| iicpiioii н второй пппп К(1)рскг ) ;i 11Нф1 рмацни.

л - ): И Но 1(| II I. i: личан/щессч ii.;. iiii ..(. jMU V ;i р ijiiit)Oj)M;riiM (Ч1де). i ;i I :.|. . /. .ч OH И. 11е 1и1|г- и вго|1ые НХ11Д;;| :.мп|1|, гп( v-DOTBe CTiieiiMo с ).uiM t :( nмтoli И пе|)воГ| п iviopoii . : .1 , выходами кор)ек ipa Illll l :, ,1 .ИП. i;r).ii,il входы :. ИШ II liepliOl 1: В1(1|1ОЙ ЯП. 1Я1ОТСЯ COOIlU icMU iiiio 111|фг:);: |пипннымн входами пер:1 Й :1 ,1|р, М ;|||| КОррСК 1 llp.t П HI 1 П НИ II .

а : .;i. |ii.:r KMI ;ы у.-п -.нчпчн II iiciiBoii п I .Hiivni Г|1 ., я,.И1( . ;.|,ido|iKII I-. i;)p( 1ч ,. 1.|ф; ip .Kii:iiii.

,3 , ,v

2 и От Ч

Изобретение относится к вычислительной те.хнике и может быты использовано при со: дании систем памяти с повышенной функциональной надежностью. Целью изобретения является повьпнение надежности устройства. Устройство содержит основной накопитель, первый и второй коммутаторы, первый и второй формирователи паритетных символов, первый и второй формирователи контрольных символов, первый и второй дополнительные накопители, первый и второй блоки коррекции, первый, второй, третий и четвертый блоки сравнения, блоки обнаружения корректируемых и некорректируемых ошибок, корректор инфор.мации, блок исправления ошибок, блок вывода информации. В устройстве обеспечивается коррекция многократных оитбок, распределенных таким образом, что в любом столбце и в любой строке основного накопителя должно находиться не более одного неисправного элемента памяти. Блоки коррекции обеспечивают исправление ошибок, вызванных неисправностями формирователей паритетных и контрольных символов или дополнительных накопителей. 1 з. п. ф-лы, 5 ил. i С СА: к IN: о: