Одноразрядный сумматор Советский патент 1990 года по МПК G06F7/50 

Изобретение относится к вьмисли- тельной технике и может быть использовано при разработке микросхем ТТЛ.

Цель изобретения - уменьшение сложности и потребляемой мощности сумматора .

На чертеже представлена схема одноразрядного сумматора.

Одноразрядный сумматор содержит диоды Шотки 1-4, диоды 5-7, р-п-р- транзисторы 8-10, п-р-п-транзисторы 11-13, резисторы 14-25, фазорасщепи- тельные 26, 27 и инвертирующие 28, 29 каскады и имеет входы слагаемых А, В, Си выходы суммы S и переноса Р. В качестве примера на чертеже представлены схемотехнические реализации фазорасщепительных 26, 27 и инвертирукяцих 28, 29 каскадов, состоящие из п-р-п-транзисторов 30-37, диода 38 и резисторов 39-44.

Одноразрядный сумматор работает следующим образом.

Входные сигналы А, В, С поступают на катоды диодов 1-3, которые совмесно с резисторами 14-16 образуют арифметический сумматор входных сигналов Диоды 4-6 и резисторы 14-19 определяют статические характеристики источников тока, реализованных на транзисторах 8-13 и резисторах 20-25. Причем резистор 9 обеспечивает постоянно открытое состояние транзисторов 8-13 небольшим токам для повышения быстродействия. Транзисторы 11-13 с резисторами 23-25 одинакового номинала образуют токовые повторители, в коллекторы которых втекает по одному дискрету тока (IQ) Транзисторы 8-10 с резисторами 20-22 образуют управляемые источники тока. Причем выбором номиналов резисторов 20-22 достигаются следующие зависимости -т коллекторных токов транзисторов 8-10 от комбинации входных сигналов сумматора:I, 1,5 oi-I ; IK 0,65 ol-Io;

IK 0,4-Ы-1о.

5

0

5

0

5

Если на входы сумматора подана нулевая комбинация входных сигналов , то в базы транзисторов 30, 34, 35 потекут токи: 1бГзо 0,95-1о; 1бз 3,5.1о; ,2-1, При этом транзистор 30 откроется, транзистор 31 закроется, транзистор 33 откроется и через диод 7 отберет входной ток транзистора 34. Последний закроется, но откроется транзистор 35, что вызовет насьщение транзистора 37. В результате на выходах сумматора устанавливаются нулевые значения сигналов: Р S С.

Если сигнал высокого логического уровня установлен на одном из входов (например, А 1, В С 0), то I5bo 0.3 I,,; Ig, 2 I,; 15, -0,2 L. При этом транзистор 30 откроется, что приведет к насыщению транзистора 33, который через свой коллектор и диод 7 отберет входной ток транзистора 34. Последний закроется, и, так как транзистор 35 закрыт, откроется транзистор 36 и закроется транзистор 37. В результате на выходах сумматора установятся следующие сигналы ,.

Если сигнал высокого уровня установлен на двух входах сумматора (например, А В 1; С 0), то Igj, -0,35.1„; Is3, 0,5.1„; 1, 0,б-1о. Следовательно, транзисторы 30 и 35 будут закрыты, что приведет к запиранию транзистора 33. Так как базовый ток транзистора 34 не отбирается через диод 7, то данный транзистор будет открыт, что приведет к отпиранию транзистора 37. В результате на выходах сумматора устанавливаются следующие сигналы: , .

0

Если А В С 1, то коллектор- ные токи транзисторов 8-10 будут значительно меньше коллекторных токов транзисторов 11-13, что приведет к запиранию транзисторов 30, 34, 35. В результате сигналы на выходах сумматора примут следующие значения: S Р 1.

Изобретение относится к вычислительной технике и может быть использовано при проектировании микросхем. Целью изобретения является уменьшение сложности и потребляемой мощности. Одноразрядный сумматор содержит диоды Шотки 1 - 4, диоды 5 - 7, P-N-P-транзисторы 8 - 10, N-P-N-транзисторы 11 - 13, резисторы 14 - 25, фазорасщепительные 26, 27 и инвертирующие 28, 29 каскады. Поставленная цель достигается введением P-N-P-транзисторов, которые в сочетании с соответствующими резисторами образуют источники тока, управляемые входными сигналами сумматора. 1 ил.

где

об - число входных сигналов,имеЮ1ЦИХ нулевые значения. Базовые токи транзисторов 30 34, 35 фазорасщепительных каскадов определяются разностью коллекторных токов соответствующих р-п-р-транзи- сторов 9, 10, 8 и соответствующих п-р-п-транзисторов 12, 13, 11.

Формула изобретения

Одноразрядный сумматор, содержащий три п-р-п-транзистора, два инвертирующих каскада, фазорасщепитель- ный каскад, девять резисторов и диод, причем выходы фазорасщепительного

5159

каскада соединены с соответствующиьм входами первого инвертирующего каскада, первые выводы первого, второго, третьего и четвертого резисто- ров объединены и подключены к шине питания сумматора, выходы суммы и переноса которого подключены к выходам соответственно первого и второго инвертирующих каскадов, отличающийся тем, что, с целью уменьшения сложности и потребляемой мощности сумматора, в него введены фазорасщепитель.ный каскад, четыре диода Шотки, два диода, три р-п-р- транзистора и три резистора, причем первый, второй и третий входы сумматора через соответствующие диоды Шот ки в обратном включении подключены к первым выводам соответственно пятого, шестого и седьмого резисторов, вторые выводы которых объединены и с соединены с базами р-п-р-транзисто- ров, катодом первого диода и через восьмой резистор - с анодом четверто го диода Шотки, катод которого соединен с базами п-р п-транзисторов

0

54

5

5

0

и анодом ВТ; роги днода, анод первого диода и эмиттеры первого, второго и третьего р-п-р-транзисторов соединены с вторыми выводами соответственно первого,второго, третьего и четвертого резисторов, катод второго диода и эмиттеры первого, второго и третьего п-р-п-транзисторов через соответственно девятый, десятый, одиннадцатый и двенадцатый резисторы подключены к общей шине сумматора, коллектор каждого п-р-п-тран- зистора соединен с коллектором соот- ветствующего р-п-р-транзистора, коллектор первого р-п-р-транзистора соединен с входом второго фазорасще- пительного каскада, выходы которого соединены с соответствующими входами второго инвертирующего каскада, выход которого через третий диод в обратном включении соединен с коллектором второго р-п-р-транзистора и первым входом первого фазорасщепитель- ного каскада, второй.вход которого соединен с коллектором третьего - р-п-р-транзистора.