Устройство для преобразования формата данных в доменной памяти Советский патент 1987 года по МПК G11C11/14 

1

Изобретение относится к вычислительной технике и может быть исполь- зопано при построении запоминаюп их устройств на цилиндрических магнитных доменах (ЦМД).

Целью изобретения является упро щение устройства для преобразования формата данных в доменной памяти.

На чертеже изображена, блок-схема предлагаемого -устройства.

Устройство используется для группы блоков 1 памяти на ЦМД (с последовательно-параллельной организацией) , первые входы которых соединены с шиной 2 чтения-записи а вторые входы - с первой шиной 3 синхронизации.

Устройство для преобразования формата данных в доменной памяти содержит блок 4 памяти с произвольной выборкой информации для храггения карты дефектных регистров, первый счетчик 5, счетный вход которого является первым входом синхронизации устройства и соединен с первой шиной 3 синхронизации, а выходы соединены с соответствующими адресными входами блока 4 памяти с произвольной выборкой информации, второй счетчик 6- вход установки нуля которого соединен с первой шиной 3 синхронизации, элемент НЕ 7, вход которого соединен с первьм выходом счетчика 6, элемент И 8, первый вход которого соединен с выходом элемента НЕ 7, второй вход явля-ется вторым входом синхронизации устройства и соединен с второй вшной

9синхронизации5 а выход соединён с вторым входом счетчика 6, регистр

10чтения, входы которого являются входами данных первой группы устройства и соединены с выходами данных соответствующих блоков 1 памяти на ЦМД, мультиплексор 11, входы первой группы которого подключены к соответ СТВУЮ1ЦИМ выходам регистра 10 чтения, входы второй группы - к соответствующим выходам блока 4 памяти с произвольной выборкой информации, а входы третьей группы - к соответствующим выходам счетчика 6, второй элемент И 12, первый вход которого соединен с выходом элемента И 8, а второй вход - с вторым выходом мульти- плексора 11 и третьего элемента И 13 регистр 14 записи, первый вход которого соединен с выходом элемента И

271832

13, второй вход - с выходом элемен-- та И 8, а выходы являются выходами первой группы устройства и соедине- . ны с соответствующими входами данных

Ц

блоков 1 памяти на ЦМД, буферный регистр 15, входы первой группы которого являются входами данных второй группы устройства и соединены с нами 16 ввода данных, входы второй группы соединены с выходами элемента И 12, первым выходом мультиплексора 115 выходом элемента И 17 и шиной 18 запроса передачи данных, а выходы

15 являются выходами второй группы устройства и соединены с соответствующими шинами 19 вывода данных, причем последний выход соединен с первым входом элемента И 13, третий счетчик

2Q 20,, счетный вход которого соединен с выходом элемента И 12, а выход - с входом установки единицы триггера 21, шина 22 подтверждения передачи, соединенная с .входом установки нуля

25 триггера 21 и вторым входом элемента И 17, первый вход которого соединен с шиной 2 чтения-записи, причем первый и второй входы элемента .И 17 являются управляющими входами устрой30 ства.

Устройство работает следующим образом.

В режиме записи - чтения происхо дит включение поля управления в М

2g блоках 1 памяти ЦМД, частота которого f задается синхросигналами по шине 3 синхронизации. В режиме записи (высокий уровень сигнала по шине 2) по сигналу высокого уровня на шине

40 22 подтверждения передачи на выходе логического элемента И 17 вырабатывается сигнал приема данных, по которому данные от контроллера по шине 16 ввода данных поступают в буферный

45 регистр 15. Каждый период управляющего поля на счетчик 5 по ширине 3 синхронизации поступает синхроимпульс, задающий очередной адрес блока 4 памяти с произвольной выборкой,

QQ хранящего карту дефектных регистров (дефектный регистр - состояние О, бездефектный - состояние 1). Информация с выходов блока 4 памяти с произвольной выборкой поступает на вхоgg ды первой группы мультиплексора 11, который осуществляет параллельно-последовательное преобразование кода. Управление мультиплексором 11 осуществляет счетчик 6 по модулю М.

Каждый период управляющего поля после поступления М синхроимпульсов частоты Mf по второй ширине 9 синхронизации через элемент И 8 на счетный вход счетчика 6 сигнал переноса единичного уровня поступает на элемент И 8 и запрещает дальнейшее поступ- . ление этих синхроимпульсов на счетчик 6, синхроимпульсом по первой .шине 3 синхронизации счетчик 6 сбрасывается в нуль.

Подача синхроимпульсов Mf на син- хровход N-разрядного буферного регистра 15 происходит через элемент И 12 только при единичном уровне сигнала на первом выходе мультиплексора 11, т.е. в том случае, если очередной регистр блока 1 памяти на ЦМД бездефектный. В результате информация из N-разрядного буферного регистра 15 через элемент И 13 переписывается в М-разрядный регистр 14 записи.

Если очередной регистр дефектный, синхроимпульс Mf. не поступает на N- разрядный буферный регистр 15, но поступает на М-разрядный регистр 14 записи. В результате в М-разрядный регистр 14 записи записывается О, что соответствует пропуску дефектно- ного регистра блока 1 памяти на ЦМД.

Информация из М-разрядного регистра 14 записи поступает параллельно на входы группы М блоков 1 памяти на ЦМД.

Счетчик 20 по модулю N ведет подсчет количества битов, переданных из N-разрядного буферного регистра 15 в М-разрядный регистр 14 записи. После подсчета N синхроимпульсов .Mf на выходе переноса счетчика 20 формируется.сигнал переноса, поступающий

0

5

0

5

0

5

0

на триггер 21 запроса передачи данных, который формиру-ет запрос передачи данных на соответствующей шине 18. Из контроллера по шине 16 ввода данных поступает очередное N-разряд- ное информационное слово, которое записывается в N-разрядный буферный регистр 15 по высокому уровню сигнала на шине 22 подтверждения передачи данных, при этом триггер 21 запроса передачи данных сбрасывается в нуль.

В режиме чтения (низкий уровень сигнала на шине 2) каждый период управляющего поля информации с выходов группы из М блоков 1 памяти на ЦМД, поступает на М-разрядный регистр10 чтения. С выходов М-разрядного регистра 10 чтения информация поступает на входы второй группы мультиплексора 11, который осуществляет ее параллельно-последовательное преобразование. С второго выхода мультиплексора 11 информация поступает на последовательный вход N-разрядного буферного регистра 15.

В N-разрядный буферный;регистр 15 происходит прием данных только от бездефектных регистров блоков 1 памяти на ЦМЦ,-.так как поступление синхроимпульсов Mf на синхровход этого регистра происходит только при еди---- ничном уровне сигнала на первом выходе мультиплексора 11. С выходов N- разрядного буферного регистра 15 после формирования N-разрядного информационного слова по сигналу передачи данных от триггера 21 запроса передачи данных информация поступает на шины 19 вывода данных. Прием информационного слова подтверждается сигналом подтверждения передачи по шине 22.

ttO

/5

Редактор И.Рыбченко Заказ 3404/49

Техред Л.Олийнык

Корректор

Тираж 589Подписное

ВНШПИ Государственного комитета-СССР

по делам изобретений и открытий 113035, Москва, 1-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4.

Корректор М.Пожо