Устройство для контроля кодовых жгутов ПЗУ Советский патент 1987 года по МПК G11C29/00 

Изобретение относится к запоминающим устройствам, в частности к техническим средотвам их контроля, и может быть использовано при организа-, ции автоматизированного изготовления запоминающих блоков.

Цель изобретения - повышение достоверности контроля устройства. , На чертеже изображена структурная ;.схема предлагаемого устройства, . Устройство содерлсит переключатели 173, элементы И 4-7, элементы ИЛИ 8-10, элемент 11 задержки, инвертор 12, генератор 13, счетный регистр 14, дешифратор 15, узел 16 элементов И, проверяемьп 17 и эталонный 18 кодовые жгуты, узел 19 воспроизведения информации,- элемент И 20, регистр 21, блоки 22 и 23 элементов И, блок 24. элементов 2 И-ИЛИ, блок 25 элементов И, блок 26 памяти, элемент 27 памяти, блок 28 элементов задержки, элемент ИЛИ-НЕ 29,.счетчик 30 адресов, генератор 31 тактовых импульсов, коммута- тор 32 и блок 33 сравнения.

Устройство для контроля кодовых жгутов ПЗУ работает следующим образом

Кнопкой переключателя 1 устанавливают схему устройства в исходное состояние, а кнопкой переключателя-З запускают генератор 13, импульсы с выхода которого через элемент И узла 16, соответствующий адресу информа - ционного провода жгутов 17 и 18, опра шивается информация. Если одноименные провода жгутов 17 и 18 расположены с одной стороны индуктивных датчиков в каждом разряде узла 19, то на всех входах элемента 20 присутст- вуют сигналы единичного уровня, что свидетельствует о правильности прошивки данного провода. Элементом 5 .по сигналу элемента 11 через элемент 8 в счетчике 30 устанавливается адрес следующего проверяемого провода,

При несоответствии прощивки про- вода в жгуте 17 жгуту 18 соответствующий неправильно прошитому разряду индуктивный датчик узла 19 запрещает совпадение в элементе 20, и элемент 6 по сигналу элемента 11 вырабатывает сигнал ошибки, останавливающий через элемент 9 генератор 13 и устанавливающий через элемент 10 элемент 27 в ед1шичное состояние. В блок 26 записывается адрес регистра 14 совместно с признаком ошибки в прошивке, по- ступающим с элемента 6, после чего

361

ю is 20 25

.

30 - з5 4045

§055

202

сигналом с блока 28 адрес.блока 26 увеличивается на единицу, подготавливая устройство к записи очередного адреса останова по конкретной причине. Этим же сигналом элемент 27 устанавливается в исходное, -состояние. Далее блоком 28 через элемент 8 в регистр 14 записывае1-ся 1, а через элемент 4 запускается генератор 13, Контроль продолжается.

В устройстве предусмотрен контроль полноты проверок, обеспечиваемый схемой, состоящей из регистра 21, блоков 22-25 и элементов 29 и 7. При несоответствии шага перебора адресов в регистре 14 единице на всех входах элемента 29 присутствуют сигналы нулевого уровня, вырабатываемые элементами И блока 25 по.соотношению признаков Больше, Меньше -И Равно. Сигнал же единичного уровня вырабатывается одним из элементов И- блока 25 при правильном шаге чередования адресов за счет обязательности условия, что при смене О на 1 в дан- шэм разряде адреса старшие от него разряды обязательно будут равными, а младшие разряды изменят свое состояние из 1 в О. Подбирая такое сочетание разрядов с выходов (по одному) блоков 22-24 для каждогоэлемента И блока 25 добиваются контроля всех комбинаций адресов всего лишь количеством элементов И, равнь1м количеству разрядов адреса. При сбое в адресовании элементами 7 и.10 в триггер записывается 1, записывающая в блок 26 адрес регистра 14 вместе с признаком данной ошибки, посту- паюшлм с элемента 7 на информационный вход блока 26. Останов генератора 1-3 с последующим запуском его после записи 1 в регистр 14 осуществляется аналогично предыдущему случаю для ошибки в прошивке.

Формула изобретения

Устройство для контроля кодовых жгутов ПЗУ, содержащее счетчик адресов, информационные выходы первой группы которого подключены к соответствующим входам эталонного и проверяемого кодовых жгутов, выходы которых соединены соответственно с входами - первой и второй групп блока-сравнения, коммутатор, информационный вход которого соединен с выходом блока

313

сравнения, управляющий вход - с выходом генератора тактовых импульсов, выход сигнала правильной прошивки коммутатора - с первым информационным входом счетчика адресов, а выход сигнала неправильной прошивки коммутатора - с первым входом останова генератора тактовых импульсов второй вход останова которого подключен к одному из информационных выходов второй группы счетчика адресов, а выход - к входу синхронизации счетчика адресов, отличающее ся тем, что, с целью повышения досто- верности контроля устройства, в него введены регистр, три блока элементов И, блок элементов 2 И-ИЛИ, элемент ИЛИ-НЕ, элемент И, элемент ИЛИ, эле- .мент памяти и блок элементов задерж- ки, причем входы первых групп первого и второго блоков элементов И и блока элементов 2 И-ИЛИ соединены с соответствующими выходами регистра,.

входы вторых групп - с соответствую- 25 выходу элемента памяти, второй выход

щими выходами второй группы счетчика адресов, а выходы подключены к входам соответственно первой, второй и третей групп третьего блока элементов И, выходы которого соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходом генераСоставитель Ю,Котиков Редактор А.Козориз Техред И.Попович Корректор А.Обручар

Заказ 4051/50 Тираж 589 Подписное ВНИИШ Государственного комитета СССР

по делам изобретений и -открытий . 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

0

тора тактовых импульсов, а выход - с первым входом элемента ИЛИ и с первым информационным входом блока памяти, второй информационный вход которого соединение выходом сигнала неправильной прошивки коммутатора, подключенным к второму входу элемента ИЛИ, выход которого соединен с информационным входом элемента памяти, входом блока элементов задержки и третьим входом останова генератора тактовых импульсов, информационные вхо-: ды групп регистра и блока памяти подключены к соответствующим выходам второй группы счетчика адресов, выход сигнала сброса счетчика адресов соединен с установочным входом блр.ка памяти и первым установочным входом элемента памяти, второй установочный вход которого подключен к первому выходу элемента задержки, соединенному с адресным входом блока памяти, разрешающий вход которого подключен к

блока элементов задержки соединен с вторым информационным входом счетчика -адресов, а третий выход - с входом запуска генератора тактовых импуль-- 30 сов, входы сигнала сброса и синхронизации регистра подключены к соответствующим выходам счетчика адресов и коммутатора соответст- : венно.

Изобретение относится к запоминающим устройствам, в частности к техническим средствам их контроля, и может быть использовано при организации автоматизированного изготовления запоминающих блоков. Цель изобретения - повышение достоверности контроля. Устройство соедржит переключатели 1-3, элементы И 4-7, элементы РШИ 8-10, элемент 11 задержки, инвертор 12, генератор 13, счетный регистр 14, дешифратор 15, узел 16 элементов И, проверяемьй 17 и эталонный 18 кодовые жгуты, узел 19.воспроизведения информации, элемент И 20, регистр 21, блоки 22, 23 и 25 элементов И, блок 24 элементов 2 И- ЙЛИ, блок 26 памяти, элемент 27 памяти, блок 28 элементов задержки, элемент 29 ИЛИ-НЕ, счетчик 30 адресов, генератор 31 тактовых импульсов, ком мутатор 32, блок 33 сравнения. 1 шт. i. $ сл v К tc