Устройство для округления суммы и разности двоичнокодированных чисел с плавающей запятой Советский патент 1987 года по МПК G06F7/38 

1

Изобретение относится к цифровой вычислительной технике и может быть использовано в ЦВМ при создании высокоточных арифметических устройств сложения и вычитания двоичных чисел с плавающей запятой-, представленных в обратном коде.

Цель изобретения - повьшения точности вычислений.

На чертеже представлена функциональная схема устройства.

Устройство содержит регистр 1 операнда, регистр 2 результата, триггеры 3 и 4 знаков денормализуемого чис ла и результата соответственно, входы 5 и 6 управления денормализацней и нормализацией вправо, младшие разряды 7 и 8 регистров 1 и 2, два эле

мента ИСКЛЮЧАЩЕЕ ИЛИ 9 и 10 и четыре 20 зываются открытыми или закрытыми для

элемента И 11-14.

Устройство работает следующим образом.

Округление суммы или разности двух чисел с плавающей запятой, представленных в обратном двоичном коде, состоит в том, что производится коррекция как денормализованного слагаемого, так и нормализованного результата. Коррекция денормализованного числа осуществляется посредством засылки в его младший разряд значащей цифры при условии, что в процессе денормализации за разрядную сетку регистра выходит хотя бы одна значащая цифра. Коррекция нормализованного числа осуществляется посредством засылки в его младший разряд значащей цифры в том случае, если имела место нормализация результата вправо и за разрядную сетку регистра вьшша значащая цифра. При этом значащей цифрой для положительного числа в обратном коде является 1, а для отрицательного - О .

Перед началом работы устройства в триггер 3 и регистр 1 занесены соответственно знак и мантисса слагаемого с меньшим порядком, а в случае равенства порядков чисел - знак и мантисса одного из слагаемых.

Если порядки чисел различны, то происходит денормализация кода, находящегося в регистре 1. На вход управления сдвигом вправо этого регистра по входу 5 подается сигнал 1, в результате чего код в регистре 1 сдвигается на один разряд вправо. При этом выдвинутый за пределы ре15

395492

гистра младший разряд пропадает. До i сдвига кода вправо сигнал с выхода младшего разряда.7 регистра 1 поступает на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9, на другом входе которого действует сигнал с выхода триггера 3 знака денормализуемого числа. В результате на выходе элемента ИСКЛЮЧАЮ- ТО ЩЕЕ ИЛИ 9 действует сигнал 1, если в младшем разряде 7 регистра 1 находится значащая цифра, и О в противном случае. Этот сигнал поступает на первые входы элементов И 11 и 12, на третьих входах которых действует сигнал 1, поступающий по входу 5. В зависимости от того, значащая цифра или нет находится в младшем разряде 7 регистра 1, элементы И 11 и 12 окапрохождения сигналов с прямого и инверсного соответственно выходов триггера 3 на соответственно нулевой и единичный вход мпадшего разряда 7.

Причем к моменту прихода указанных сигналов на входы младшего разряда 7 в этом разряде установлена цифра уже сдвинутого на один разряд вправо кода (для обеспечения этого в случае

необходимости на линиях, соединяющих выходы элементов И 1 и 12с входами младшего разряда 7 должны быть поставлены соответствуюш 1е элементы задержки) . Таким образом, если в младшем разряде 7 еще не сдвинутого кода находится незначащая цифра, то младшая цифра сдвинутого на один разряд вправо кода не изменяется, так как на входах младшего разряда 7 действуют сигналы О, О. В случае, если за разрядную сетку регистра 1 выдвигается значащая цифра, то на выходах элементов И 11 и 12 в зависимости от того, положительный или отрицательный зрак имеет денормализуемое число, действуют комбинации сигналов О. 1, либо 1, О, устанавливающие в младшем разряде 7 сдвинутого на один рязряд вправо кода значаЩУю цифру: 1 в первом случае и

О - во втором. Таким образом, после первого выхода за разрядную сетку регистра 1 значащей цифры в младшем разряде 7 этого регистра при всех

последующих сдвигах кода вплоть до момента окончания денормализации будет находиться значащая цифра. Этим обеспечивается указанная вьше коррекция денормализованного числа.

3.

Далее происходит нормализация результата сложения или вычитания. Мантисса и знгк результата находятся соответственно в регистре 2 и триггере 4.

Если результат требуется нормализовать вправо, то на вход управления сдвигом вправо регистра 2 по входу 6 поступает сигнал 1, в результате чего происходит сдвиг кода, находящегося в регистре 2, на один разряд вправо. При этом выдвинутый за пределы регистра младший разряд пропадает До сдвига кода сигнал с выхода мпад- шего разряда 8 регистра 2 поступает на вход элемента ИСКЛЮЧАЮЩЕЕ ИПИ 10, на другом входе которого действует сигнал с выхода триггера 4 знака результата. В результата на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 действует сигнал 1, если в мпадшем разряде 8 регистра 2 находится значащая цифра, и О в противном случае. Этот сигнал поступает на первые входы элементов И 13 и 14, на третьих входах которых действует сигнал 1, поступающий по входу 6. В зависимости от того, значащая или незначащая цифра находится в младшем разряде 8 регистра 2, элементы И 13 и 14 оказываются открытыми или закрытыми для прохождения сигналов с прямого и инверсного соответственно выходов триггера 4 на соответственно нулевой и единичный входы младшего разряда 8. Причем к моменту прихода указанных сигналов на входы младшего разряда 8 в этом разряде установлена цифра уже сдвинутого на один разряд вправо кода (для обеспечения этого в случае необходимости на линиях, соединяющих выходы элементов И 13 и 14 с входами младшего разряда 8, должны быть поставлены соответствующие элементы задержки). Таким образом, если в младшем разряде 8 еще несдвинутого кода находится незначащая цифра, то младшая цифра сдвинутого на один разряд вправо кода не изменяется, так как на входах младшего разряда 8 действуют сигналы О, О. В случае, если за разрядную сетку регистра 2 вьщвигается значащая цифра, то на выходах элементов И I3 и 14 в зависимости от того, положительный или отрицательный знак имее т результат, действуют комбинации сигналов О, 1, либо 1, О, устанавливающие

39549

в младшем разряде 8 нормализованного вправо результата значащую цифру: 1 в первом случае и О - во вто-. ром. Таким образом, после нормализации результата вправо в регистре 2 находится откорректированный указанным вьш1е способом двоичный код мантиссы результата.

1Q Коррекция денормализованного слагаемого и результата, осуществляемая устройством, приводит к Тому, что погрешность округления может иметь различные знаки независимо от

15 знако в слагаемых и выполняемой операции. Действительно, пусть, например, величины слагаемых таковы, что нормализации вправо результата не производится. В этом случае погреш20 ность округления складывается из погрешности денормализации, связанной с отбрасыванием выдвинутых за разрядную сетку сдвигающего регистра битов денормализованного числа, и погреш25 ности, связанной с засылкой значащей

цифры в младший разряд денормализованного числа. Так как появление значащей или незначащей цифры в младшем разряде денормализованного числа рав30 новероятно, то засылка в этот разряд значащей цифры дает в половине случаев погрешность, отличную от нуля, которая по абсолютной величине больше погрешности денормализации и имеет

2g противоположный ей знак. Таким образом, в половине случаев погрешность округления положительна, а в половине случаев - отрицательна.

Математическое ожидание ошибки

40 округления, возникающей при работе предлагаемого устройства, строго равно нулю.

Формула изобретения

45

Устройство для округления суммы и разности двоичнокодированных чисел с плавакнцей запятой, содержащее регистр операнда и регистр результата,

50 два триггера знака, причем входы управления сдвигом регистра операнда и регистра результата соединены с входом управления денормализацией и входом управления нормализацией впра55 во устройства соответственно, отличающееся тем, что, с целью повышения точности вычислений, оно содержит два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и четыре элемента И, причем

выход младшего разряда регистра опе- рандй соединен с первым входом первого элемента ИСЮЮЧАЮЩЕЕ ИЛИ, выход которого соединен с первыми входами первого и второго элементов И, выходы которых соединены с нулевым и единичным входами младшего разряда регистра операнда, вторые входы первого элемента ИС1ШЮЧА10ЩЕЕ ИЛИ и первого элемента И соединены с прямым выходом первого триггера знака, инверс ный выход которого, соединен с вторым входом второго элемента И, третий вход которого соединен с третьим вхо дом первого элемента И и входом управления денормализацией устройства,

Редактор Е.Папп Заказ 4222/38

Составитель О.Березикова

Техред М.ХодаиичКорректор Н,Король

Тираж 672Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производстп(. нчо-поли1 рафическое предприятие, г. Ужгород, ул. Проектная, 4

395А96

вход управления нормализацией вправо которого соединен с первыми входами третьего и четвертого элементов И, выходы которых соединены с нулевым и единичным входами младшего разряда регистра результата, выход младшего разряда которого соединен с первым входом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен с вторыми входами третьего и четвертого элементов И, третьи входы которых соединены с прямым и инверсным выходами второго триггера знака соответственно, прямой выход которого соединен с вторым входом второго элемента (ИСКЛЮЧАЮЩЕЕ ИЛИ.

5

10

15

Изобретение относится к цифровой вычислительной технике и может быть использовано в ЦВМ при создании высокоточных арифметических устройств сложения и вычитания двоичнокодиро- BaHiibix чисел с плавающей запятой, представленных в обратном коде. Цель изобретения - повьшение точности вычислений. Указанная цель достигается благодаря коррекции как денормализо- ванного слагаемого, так и нормализованного результата. Коррекция в каждом из зтих случаев осутцествляется посредством засылки в ьшадший разряд -корректируемого кода цифры или О, являющейся значащей для данного кода. Засылка значащей цифры в младший разряд денормализованного слагаемого производится в случае отброса хотя бы одной значащей цифры в процессе денормализации, а засылка значащей.цифры в младший разряд результата - в случае отброса значащей цифры при нормализации вправо. Устройство содержит регистр результата 2, два триггера 3, 4 знаков, входы управления денормализацией 5 и нормализацией вправо 6, младшие разряды 7, 8 регистров I и 2, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 9, 10, четыре злемен- та И 11 - 14. I ил. (С (Л со со ;о ел 4 со