Квазисинхронный детектор Советский патент 1987 года по МПК H03K9/04 

Изобретение относится к радиотехнике и может быть использовано в синтезаторах частот на основе петли фазовой АПЧ.

Цель изобретения - повышение на- дежности устройства.

На фиг. 1 показана структурная электрическая схема устройства; на фиг. 2 - временные диаграммы, пояс- няю1цие работу устройства.

Устройство (фиг. 1) содержит последовательно соединенные накапливающий сумматор 1 переменной емкости суммирующий цифроанапоговый преобразователь 2 и фильтр 3 нижних час- тот, выход которого соединен с выходной шиной 4. Второй вход цифро- аналогового преобразователя 2 соединен с выходом регистра 5, R-вход которого соединен с шиной 6 последр- вательности меньщей частоты, а С-вкод с выходом переполнения сумматора 1, тактовый вход которого соединен с шиной 7 последовательности большей частоты, первый кодавый вход - с первой кодовой шиной 8, второй кодовьй вход - с второй кодовой шиной 9 и D-входом регистра 5.

Устройство работает следующим образом.

Накапливающий сумматор 1 с переменной емкостью b формирует ступенчатую цифровую функцию a(t). Величина ступенек равна числу а, поступающему на его второй кодовой вход (фиг, 26). Емкость сумматора 1 изменется числом Ъ , присутствующим на его первом кодовом входе. Сумматор 1 тактируется импульсами S (t) с большей частотой д (фиг. 2а). Импульс пере полнения 8p(t) сумматора 1 (фиг. 2в) поступает на тактовый вход регистра 5, в результате чего в последний записывается число Ь, присутствующее на его информационном D-входе.

Число b хранится в регистре 5 до прихода очередного импульса последовательности Sji (t) с меньшей частотой fg (фиг. 2г), который устанавливает регистр 5 в состояние логического нуля. Функция b(t) на выходе регистра 5 (фиг. 2д) представляет собой чередование уровней b и 0. В суммирующем цифроаналогоном преобразователе 2 она суммируется с функцией a(t). При соблюдении условия суммарный цифровой процесс g(t) (фиг. 2е) содержит регулярные пилообразные составляющие g5(t) и

5

О

5 0 5

0

эс 0е

0

5

gf(t), частоты которых соответственно равны fg и fд, и постоянную составляющую gg. Аналоговые эквиваленты пилообразных составляющих подавляются фильтром 3 нижних частот, а постоянная составляющая g ;, пропорциональная эквивалентной разности фаз импульсных последовательностей &(t) и (j, (t) , приходит на шину 4 устройства. В примере, приведенном на фиг. 2, b 10j а 3.

Предлагаемое устройство, таким образом, решает ту же задачу, что и известное, однако оно значительно проще последнего, поскольку исключен ряд блоков, в частности сложный блок деления, и введен такой простой блок, как регистр.

Могут быть различные варианты построения блока суммирующего цифро- аналогового преобразователя 2. Наиболее очевидный из них состоит из последовательно включенных цифрового сумматора и ЦАПо Однако динамические искажения суммарного процесса g(t) в многоразрядном цифровой сумматоре из-за различия в задержках сигнала по разрядам могут оказаться недопустимыми с точки зрения обеспечения заданного соотношения сигнал/помеха. Такой вариант можно применять на достаточно низких частотах.

В другом варианте используются аналоговый сумматор и два ЦДЛ (т.е. процесса a(t) и b(t) порознь приводятся к аналоговому виду). Но при этом надо учитывать, что уровень помехи дробности определяется статической точностью аналогового суммирования, которая может, оказаться неудовл е- творительной.

Лучшие результаты можно получить применением специального суммирующего ЦАП с резистивной матрицей R 4R. Этот вариант по статической точности суммирования обладает достоинствами первого, а по динамическим искажениям - второго из рассмотренных вариантов и,, в итоге, не уступает известному.

Формула изобретения

Квазисинхронный детектор, содержащий накапливающий сумматор переменной емкости, тактовый вход которого соединен с шиной последовательности большей частоты, а первый кодовый вход - с первой кодовой шиной, последовательно соединенные цифроаналого- вый преобразователь и фильтр нижних частот, выход которого соединен с выходной шиной, а также шину последовательности меньшей частоты и вторую кодовую шину, отличающий- ся тем, что, с целью повьш1ения надежности, в него введен регистр, R-вход которого соединен с шиной по- следовательности меньшей частоты.

D-ВХОД - с второй кодовой шиной и вторым кодовьм входом накапливающего сумматора переменной емкости, С-вход - с выходом переполнения накапливающего сумматора переменной емкости, выход которого соединен с первым входом цифроаналогового преобразователя, который выполнен суммирующим, второй вход которого соединен с выходом регистра.

О it

в bp(fi г bB(t )

3 8(t}

Изобретение может быть использовано в синтезаторах частот на основе петли фазовой АПЧ. Цель изобретения - повышение надежности устройства. Детектор содержит накапливающий сумматор 1 переменной емкости, цифроана- логовый преобразователь 2, фильтр 3 нижних частот. В устройство введен регистр 5, что значительно упрощает детектор, поскольку исключается ряд блоков, в частности сложный блрк деления. 2 ил. S (Л (fjue.1

15

и

о

И

F -TX---- f

(К

Mf} 4

15

f

Редактор И.Рыбченко

Составитель С.Будович Техред Л.Сердюкова

Заказ 5576/56 Тираж 900Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

фие2

Корректор В.Гирняк