Устройство для синхронизации памяти Советский патент 1987 года по МПК G06F1/04 

Изобретение относится к вычислительной технике и может быть использовано для построения унифицированных блоков синхронизации запоминающих устройств.

Цель изобретения - упрощение устройства.

На чертеже изображена структурная схема устройства для синхронизации памяти.

Устройство содержит реверсивный счетчик 1, вход установки в О ко-- торого является установочным входом 2 ус тройства, дешифратор 3, группу элементов И 4, элемент 5 задержки, блок 6 элементов ИЛИ, выходы которого являются выходами 7 синхронизации устройства, тактовый вход 8 которого соединен с одним из выходов элементов И 4. Устройство также содержит элемент И-НЕ 9, элемент И 10, элемент ИЛИ-НЕ 11. Устройство имеет вхо 12 Неисправность памяти, выход 13 Конец настройки памяти, выход 14 индикации неисправности памяти, вход 15 Исправность памяти. Устройство также содержит первый 16 и второй 17 элементы ЗАПРЕТ.

Устройство может работать в режим настройки и в рабочем режиме.

В начале режима настройки на установочный вход,2 устройства подается сигнал, обнуляющий реверсивный счетчик 1, при этом на старшем выходе дешифратора 3 появляется низкий потенциал, а на младшем выходе - высокий, таким образом, на выходе дешифратора устанавливается код, строби- рующий элемент И 4,

Затем с помощью ЭВМ или средств встроенного контроля (не показаны) начинается тестирование накопителя, при этом на вход 8 устройства периодически поступают импульсы запуска, которые через элемент И 4 проходят на вход элемента 5 задержки. Величины задержек последнего рассчитываются на наиболее неблагоприятные условия работы оперативного запоминающего устройства (ОЗУ), поэтому на выходах 7 элементов ИЛИ 6 формируется последовательность синхронизирующих сигналов, обеспечивающая функционирование памяти с достаточным запасом по временным параметрам. По окончании тестирования в устройство выдается положительный импульс, причем в случае правильного прохождения тес

5

0

та он поступает на вход 15, а в случае обнаружения ошибки - на вход 12. Если положительный импульс поступает на вход 12, то через элемент И-НЕ 9 он вьщается на выход 14 устройства, как признак неисправности накопителя, и через элемент ШШ-НЕ 11 - на выход 13, как признак конца настройки.

Вьщача этих .двух сигналов свидетельствует о наличии в памяти неисправности, не зависящей от его временной диаграммы. Если положительный импульс поступает на вход 15, то он проходит элемент ЗАПРЕТ 16 и увеличивает на единицу содержимое реверсивного счетчика 1, в результате чего на младшем выходе дешифратора 3 появляется высокий потенциал, т.е. на выходах дешифратора 3 устанавливается код, стррбирующий элемент И 4. Затем вновь начинается тестирование памяти, причем импульсы запуска проходят в этом случае через следзпощий 5 элемент И 4 на вход следующего элемента 5 задержки. Поскольку величины задержек последнего выбираются несколько меньшими, чем у предыдущего элемента, то на выходах 7 вырабатывается более сжатая последовательность синхронизирующих сигналов.Если после завершения второго тестирования положительный импульс поступает на вход 12, то он проходит через второй элемент ЗАПРЕТ Т7 и возвращает счетчик в исходное состояние. Одновременно с выхода 13 устройства выдается признак конца настройки. В случае поступления положительного импульса на вход 15 содержимое реверсивного счетчика вновь увеличивается на единицу.

Таким образом, в режиме настройки временная диаграмма ОЗУ пс|1:тоянно сжимается и, следовательно, увеличивается его быстродействие. Процесс заканчивается установкой оптимальной для данных условий временной диаграммы. Если величины задержек каждого из элементов 5 задержки выбраны достаточно большими и обеспечивают правильное функционирование памяти, то имеет место успешное окончание тестирования при формировании временной диаграммы с помощью последнего элемента 5 задержки.

В этом случае во избежание переполнения реверсивного счетчика 2 его суммирующий вход блокируется сигна0

5

0

5

0

5

лом с младшего выхода дешифратора 3 а положительный импульс, пришедший на вход 15, через элементы И 10 и Ш1И-НЕ 11 проходит на выход 13 как признак конца настройки.

Появление признака конца настройки на выходе 13 свидетельствует о готовности ОЗУ к работе, и с этого момента устройство переходит в рабочий режим. При изменении условий процесса вычислений может возникнуть необходимость в переходе на новую временную диаграмму. Тогда вновь необходимо провести тестирование накопителя. Во избежание потери данных это можно сделать посредством-считывания всех ячеек памяти и одновременной их проверки с помощью дополнительных контрольных разрядов в кодовом слове. При использовании памяти на динамических запоминающих микросхемах специальных затрат времени на контрольное считывание как правило не требуется, так как в этом случае оно может быть совмещено с режимом регенерации. После завершения контрольного считывания всех ячеек, как и в режиме настройки, на входы 1 и 12 устройства подается положительный импульс, меняющей состояние реверсивного счетчика 1. Об установке временной диаграммы, соответствующей новым условиям работы, свидетельствует вьщача признака конца настройки с выхода 13.

Формула изобретения

Устройство для синхронизации памяти, содержащее реверсивный счетчик, дешифратор, группу элементов И, блок элементов ИЛИ, элементы задержки, элемент И-НЕ, элемент И и элеСоставитель В.Рудаков Редактор В.Бугренкова Техред М.Дидык. Корректор А.Тяско

Заказ 6283/47 Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб.,-д. 4/5

Првизводственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

0

5

0

мент ИЛИ-НЕ, причем выходы разрядов реверсивного счетчика подключены к входам дешифратора, выходы которого соединены с первьгми входами элементов И группы, вторые входы которых объединены и являются тактовым входом устройства, выходы элементов И подключены к входам соответствующих элементов задержки, выходы которых соединены с соответствующими входами блока элементов ИЛИ, выходы которого являются выходами синхронизации устройства, вход установки в О реверсивного счетчика является установочным входом устройства, первые входы элемента ИЛИ-НЕ и элемента И-НЕ объединены и являются входом Неисправность памяти устройства, второй вход элемента ИЛИ-НЕ подключен к выходу элемента И, первый вход которого является входом Исправность памяти устройс-ква, выходы элемента ИЛИ-НЕ и элемента И-НЕ являются соответствен- 5 но выходом Конец настройки памяти и выходом индикации неисправности памяти, отличающееся тем, что, с целью упрощения устройства, в него введены два элемента ЗАПРЕТ,причем управляющий вход первого элемента ЗАПРЕТ и второй вход элемента И подключены к старшему выходу дешифратора, выход первого элемента ЗАПРЕТ подключен к суммирующему входу реверсивного счетчика, вычитающий вход которого соединен с выходом второго элемента ЗАПРЕТ, второй вход элемента И-НЕ и управляющий вход второго элемента ЗАПРЕТ соединены с младшим выходом дешифратора, информационные входы первого и второго элементов ЗАПРЕТ соединены соответственно с входом Исправность памяти и входом Неисправность памяти устройства.

0

5

0

Изобретение относится к вычислительной технике и может быть использовано для построения унифицированных блоков синхронизации запоминающих устройств. Цель изобретения - упрощение устройства. Устрой- ство содержит реверсивный счетчик 1, дешифратор 3, элементы И 4, элементы 5 задержки, блок 6 элементов ИЛИ,элемент И-НЕ 9, элемент И 10, элемент ИЛИ-НЕ 11, первый 16 и второй 17 элементы ЗАПРЕТ. Устройство может работать в режиме настройки и в рабочем режиме. Режим настройки заключается в подборе элемента 5 задержки, обеспечивающего формирование временной диаграммы работы памяти с максимально возможным быстродействием. 1 ил. €