Узел формирования переноса Советский патент 1987 года по МПК G06F7/50 

I

Изобретение относится к вычислительной технике и может быть использовано при построении различных цифровых устройств, в частности для схем многоразрядных параллельных сумматоров при реализации быстродействующих и надежных схем формирования переноса.

Цель изобретения - увеличение

быстродействия.

На чертеже представлена функциональная схема узла формирования переноса..

Узел формирования переноса содер- жит в каждых двух разрядах МДП-тран- зисторы р-типа 1-4, МДП-транзисторы п-типа 5-8, элементы НЕ 9,10 (каждый из которых представляет собой МДП- транзистор р-типа и МДП-транзистор п-типа стока и затворы которых соединены между собой), элемент И-НЕ 11 элемент ИЛИ-НЕ 12, элемент И-НЕ 13, элемент ИЛИ-НЕ lA, входы 15-18 соответствующих разрядов первого и вто рого операндов, выход 19 переноса узла, вход 20 переноса, шину 21 питания, шины 22 нулевого потенциала.

Узел формирования переноса работает следующим образом. .

Предположим, что потенциал шины 21 питания равен лог. 1 (1) и выше потенциала общей шины 22, который равен лог. О (0).

При этом принципиально различимы два режима работы устройства.

1. Режим формирования собственного переноса в соответствующем ряде (старшем или младшем) возникает при совпадении сигналов на входах

разрядных переменных, т.е. на входах 15, 16 И(ИЛИ) 17 и 18. При этом на выходах первых 11(12) И(ИЛИ) вторых 13, 14 элементов И-НЕ, ИЛИ-НЕ образуют.ся одинаковые сигналы-: 00 или 11.

А,. В случае образования комбинации 00 на выходах элементов И-НЕ, ИЛИ-НЕ в соответствующем разряде, например младшем (старшем), откры- ваются р-канальные транзисторы 1 ,2 (3,4) и закрываются р-канальные транзисторы 5,6(7,8) и на выход первого элемента НЕ 9 (второго.элемента НЕ 10) поступает потенциал шины 21 питания, т.е. лог, 1, через открытые транзисторы 2(4). При этом, если на вход переноса соответствующего разряда подается О, то на его выход

92

Подается 1 по цепи транзистор

1 (З)- р-канальньгй транзистор первого

9 (второго 10) элемента НЕ,

Б. В случае комбинации 11 на выходах элементов И-НЕ, ИЛИ-НЕ соответствующего разряда, например младшего (старшего), открываются п-ка- нальные транзисторы 5,6 (7,8) и закрываются р-канальные транзисторы 1,2 (3,4) и на выход первого 9 (второго 10) элемента НЕ поступает потенциал общей шины 22, .т.е. лог. О ерез открытые транзисторы 6(8).При этом, если на вход переноса соответствующего разряда подается 1, то на его выход подается О по цепи транзистор 5(7)-«-п-канальный транзистор первого 9(второго 10) элемента НЕ.

2. Режим формирования сквозного переноса в соответствующем разряде (старшем или младшем) возникает при несовпадении сигналов .на входах разрядных переменных, т,а, на входах 15, 16 И(ИЛИ) 17, 18. При этом на выходах элементов И-НЕ (ИЛИ-НЕ) обра- зуется 1(0), которая открывает транзисторы 1, 3, 5 и 7 и закрывает 2, 4, 6 и 8. Таким образом, на истоках р- п-канальных транзисторов первого 9, второго 10 элементов НЕ поаются потенциалы шины 21 питания общей шины 22, т.е. цепь переноса образуется из цепочки инверторов. ходной перенос, поступая на вход 20 ормирователя, инвертируется первым 9 элементов НЕ и поступает на вход второго 10 элемента НЕ, который таке инвертирует его в свою очередь, если старший разряд устройства таке находится в режиме формирования сквозного переноса.

Таким образом, работу устройства формирования переноса можно описать следующими, уравнениями:

P,.b,+PJa,+b, )(а,+Ь, )- +Po(a,b,),(1) Р5,а.,Ь,+Р(), .(2)

.+(а7+Ь; ) (а +Ь;) ,

(3)

где Рд входной перенос, поступающий на вход 20;

Р - выходной перенос, снимаемый с выхода 19;

Р - промежуточный перенос между

млaдIШiми (а,, Ь,) и старшими (а,, Ъ) разрядными переменными.

Более подробно работа устройства переноса отражена в табл. 1 (перенос из младших разрядов) и 2 (перенос старших разрядов) ,.

где О - потенциал общей шины 22; 1 - потенциал шины 21 питания; + - идентификатор открытого транзистора,

- - идентификатор закрытого транзистора.

Таким образом, каждая их двух частей (старшая, младшая) устройства формирования переноса осуществляет функцию инверсного переноса о.т- носительно входных переменных a;,., или а; , .

Формула изобретения

Узел формирования переноса, содержащий в каждом разряде элемент ИЛИ - НЕ, элемент И- НЕ, два МДП- транзистора п-типа, два МДП-транзистора р-типа, первые входа элементов ИЛИ-НЕ и И-НЕ четных/нечетных разрядов узла соединены с входами прямых/ инверсных значений соответствуюш 1х разрядов первого операнда узла, вторые входы элементов ШШ-НЕ и И-НЕ четных/нечетных разрядов узла соединены с входами пря1-1ых/инверсных значений соответствующих разрядов вто рого операнда узла, выход элемента И-НЕ данного разряда узла соединен с затворами первых МДП-транзисторов п- и р-типа данного разряда, выход элемента ИЛИ-НЕ данного разряда узла соединен с затворами вторых МДП-транзисторов п- и р-типа данного разряда узла, истоки первого и второго ЦДЛ-транзисторов Р7типа данного раз- ряда узла соединены с шиной питания узла, истоки первого и второго ЩП- транзисторов п-типа данного разряда узла соединены с шиной нулевого потенциала узла, сток первого МДП-транзистора р-типа четного ра зряда узла соединен со стоком второго МДП-тран- зистора п-типа четного разряда узла и выходом переноса в следующий нечетный разряд узла, отличаюЩИЙСЯ тем, что, с увеличения быстродействия, содержит третьи МДП-транзисторы п- и р-типа в каждом разряде, причем стоки третьего МДП-транзистора п-типа и тре:Тьего МДП-транзистора р-типа нечетного разряда узла соединены со стоком первого МДЛ-тран-зистора р-типа данного разряда узла и выходом инверсного значения переноса в следуюшрй

разряд узла, стоки третьего МДП- транзистора п-типа и третьего МДП- транзистора р-типа чё.тного разряда узла соединены со стоком первого МДП-транзистора р-типа данного разряда узла, истоки третьего МДП-транзистора р-типа и третьего МДП-транзистора п-типа данного разряда узла соединены соответственно со стоками второго МДП-транзистора р-типа и первого МДП-транзистора п-типа данного разряда узла, затворы третьих МДП- транзисторов нечетного и четного разрядов узла соединены соответственно со входами прямого и инверсного зна-

чений переноса узла, а сток второго МДП-транзистора п-типа в нечетных разрядах узла соединен со стоком первого 1ДП-транзистора р-типа данного разряда.

о о I 1

о о 1 1

о 1

о 1

о 1

о 1

1

1

о 1

о о о

о о 1 1 о о i 1

о 1

о 1

о 1

о 1

о о о 1

о 1 1 1

ВНИИПИ Заказ 6362/39 Тираж 671 Подписное Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

Таблица 1

t«

J.14-+

.1.ь-

J,

I.,,

I-

1А

и«J.

.

+ V

-.4

+

-. J.

Ь

--Г

Изобретение относится к вычислительной технике и может быть использовано при построении различных цифровых устройств. Цель изобретения - увеличение быстродействия. Узел формирования переноса содержит в каждом разряде элемент И-НЕ I1, элемент ИЛИ-НЕ 12, два МДП-транзистора 1,2 р-типа, два МДП-транзистора 5,6 п-ти- па, элемент НЕ 9, собранный на МДП- транзисторах .р- и п-типа. Узел формирования переноса работает в режимах формирования собственного переноса и сквозного переноса. 1 ил.,2 табл. 2f S (Л со о со 00 со