Устройство обработки информации Советский патент 1987 года по МПК G08C15/06 

Изобретение относится к вычислительной технике и технике связи и может быть использовано для синхронизации и разуплотнения-в каналах связи, использующих временное уплотнение, в статистических мультиплексорах, в цифровых сетях передачи данных и т.д.

Цель изобретения - повьшение про- ,изводительности устройства обработки /информации путем реализации последо- вательного ввода и вывода информации в процессор.

На чертеже приведена структурная схема предлагаемого устройства.

Устройство состоит из первого блока 1 оперативной памяти, мультиплексора, 2 данных, процессора 3, первого 4 и второго 5 реверсивных счетчиков, шинных формирователей 6 и 7, второго блока 8 оперативной памяти, третьего блока 9 оперативной памяти, мультиплексора 10 входного переноса, блока 11 микропрограммного управления и блока 12 синхронизации.

Устройство работает следующим образом.

Входной сигнал поступает на вход D блока 9. Каждый бит входного сигнала сопровождается импульсом тактовой синхронизации Т, поступающим на вход блока 11 и вызывающим преры-i вание основной программы и переход к программе записи бита в блок 9. Процессор 3 начинает обработку инфор- .мации после того, как в блоке 9 накопится достаточное количество бшг. Информация вводится в процессор 3 через мультиплексор 10 по входу переноса. Одновременно эта же микрокоманда разрешает считывание бита из блока 9, инкремент (декремент) счетчика 5, в который предварительно заносится из процессора 3 начальный адрес обрабатываемого массива. Обработанная информация с выхода переноса процессора 3 переписывается по мере надобности в блок 8. Адресация блока 1 осуществляется с выхода счетчика 4 под управлением процессора 3. Ввод информации из блока 8 для дальнейшей обработки также осуществляется через мультиплексор 10, одновременно разрешающий считывание бита из блока 8 и инкремент (декремент) счетчика 4. Блок 1 служит для хранения констант, необходимых для обработки информации, и используется как резидентное ОЗУ процессора, если регистров общего

назначения процессора недостаточно для обработки. Адресация блока 1 осуществляется с шины адреса, из процессора при использовании счетчика 5, подключенного к шине данных через шинный формирователь 7, и с блока 11. Данные в блок 1 заносятся с шины данных и из процессора 3 с использова0 нием в качестве регистра данных счетчика 4 через шинный формирователь 6. Данные в процессор 3 по ходу D заносятся через мультиплексор 2 с шины данных, с выходов блока 1 и счетчика

5 5 через шинный формирователь 7. В микрокоманде, кроме обычных полей, предусмотрены поля, управляющие работой счетчиков 4 и 5 (инкремент, декремент, разрешение параллельной запиQ си числа). Б блоке 12 синхронизации формируются тактовые сигналы для работы всех функциональных узлов устройства.

5 Формула изобретения

Устройство обработки информации, содержащее процессор, первый блок оперативной памяти, мультиплексор входного переноса, блок синхрониза0 ции и блок микропрограммного управления, выходы которого подключены к управляющим входам первого блока оперативной памяти, процессора и мультиплексора входного переноса, первьШ

g и второй информационные входы кото- . роге подключены к входам логических нуля и единицы устройства соответственно, отличающееся тем, что, с целью повьшзения производи0 тельности путем реализации последовательного ввода и вывода информации в процессор, в него введены два блока оперативной памяти, два реверсивных счетчика, два шинных формировате5 ля и мультиплексор данных, при этом выходы второго и третьего- блоков оперативной памяти подключены к третьему и четвертому информационным , входам мультиплексора входного пере-

0 носа, выход которого подключен к входу переноса процессора, выход данных которого подключен к информационным входам первого и второго реверсивных счетчиков, выходы которых подключены

5 к информационным входам первого и второго шинных формирователей соответственно, выходы которых подключены к входам - выходам адреса и данных устройства, выходы первого и

второго реверсивных счетчиков подключены к адресным входам второго и третьего блоков оперативной памяти соответственно, информационные входы которых подключены к выходу переноса процессора и к последовательному информационному входу устройства соответственно, информационный вход процессора подключен к выходу мультиплексора данных, информационные входы которого подключены к входам - выходам адреса и данных устройства и выходу первого блока оперативной памяти,.информационный и адресный входы которого подключены к входам - выходам данных и адреса устройства, выходы блока микропрограммного управления соединены с входами - выходами адреса устройства, вход запроса прерывания блока микропрограммного управления является входом тактовых сигналов устройства, управляюйще входы блока микрограммного управления и выходы блока .синхронизации подключены к управляющим и тактовым входам с

второго по третий блоков оперативной памяти, мультиплексора данных, первого и второго реверсивных счетчиков и первого и второго шинных формирователей соответственно, тактовые входы первого блока оперативной памяти, мультиплексора входного переноса и процессора подключены к соответствующим выходам блока синхронизации.

Изобретение относится к вычислительной технике и технике связи и может быть использовано для синхронизации и разуплотнения в каналах связи, использующих временное уплотнение, в статистических мультиплексорах, в цифровых сетях передачи данных. Цель изобретения - повьшение производительности устройства обработки информации путем ввода и вывода последовательной информации в процессор через входы - выходы переноса без преобразований последовательного кода в параллельный. С этой целью в устройство, содержащее процессор 3, первый блок 1 оперативной памяти, мультиплексор 10 входного переноса, блок 12 синхронизации и блок П микропрограммного управления, введены два блока 8, 9 оперативной памяти, два реверсивных счётчика 4, 5, два шинных формирователя 6, 7 и мультиплексор данных 2. I ил. о (/ Танто8ые сигналы , но ffceM ip(/H/{. 3/iaM (/C/ 7/JfftJfC/77 Q CO a Ю 00 00