Устройство для измерения изменения фазового сдвига Советский патент 1988 года по МПК G01R25/00 

i

(Л

Изобретение может быть использовано в системах измерения перемещения с многооборотной модуляцией фазы периодических сигналов. Устройство содержит генератор 1 опорных сигналов, элементы И 2 - 4, реверсивный счетчик 5, счетчик 6 циклов. Введение времяимпульсного элемента 7 памяти, дешифраторов 8 и 9, регистра 10, сумматора 11, элемента 12 задержки и образование новых функциональных связей упрощают процесс измерения. 6 ил.

25

СО

о

Од О

фи. 1

Изобретение относится к радиоэлектронике и может быть использовано в измерительной технике, в частности в системах измерения перемещения с многооборотной модуляцией фазы периодических сигналов.

Цель изобретения - упрощение процесса измерения.

На фиг,1 представлена схема устройства для измерения изменения фазового сдвига; на фиг.2 - схема, поясняющая работу времяимпульсного элемента памяти; на фиг.З и А - временные диаграммы его работы; фиг.З - временные диаграммы работы устройств с усреднением результата; на фиг.6 - диаграммы коррекции состояний время- импульсного элемента памяти.

Устройство (фиг.1) содержит генератор 1 опорных сигналов, элементы И 2, 3 и 4, реверсивный счетчик 5, счетчик 6 циклов, времяимпульсный элемент 7 памяти, первый 8 и второй 9 дешифраторы, регистр 10, сумматор II, элемент 12 задержки. Выход 13 генератора 1 соединен с синхронизирующим входом времяимпульсного элемента 7 памяти, информационные выходы 14, 15 и 16 элемента 7 памяти соединены с входами соответственно первого дешифратора 8, второго дешифратора 9 и регистра 10. Выходы 17 и 18 дешифраторов 8 и 9 соединены с входами первого элемента И 2, третий вход которого соединен с шиной 19 входных сигналов и с первыми входами второго и третьего элементов И 3 и 4, второй вход второго элемента И 3 соединен с выходом 17 первого дешифратора 8, второй вход третьего элемента И 4 соединен с выходом 18 второго дешифратора 9, выходы 20 и 21 второго и третьего элементов И 3 и 4 через реверсивный счетчик 5 подключены к вхо дам 22 и 23 сумматора 11 и времяимпульсного элемента 7 памяти, выход первого элемента И 2 соединен с входом 24 регистра 10 и через элемент 1 задержки - с входом 25 сброса время- импульсного элемента 7 памяти, шина 19 устройства через счетчик 6 циклов соединена с входом 26 сброса реверсивного счетчика, выход регистра 10 подключен к входу 27 сумматора 11 и через него - к выходу 28 устройства. Принцип действия времяимпульсного элемента 7 памяти в составе предлагаемого устройства поясняется с по

5

0

5

0 5

мощью фиг.2, на которой показаны генератор 29 синхронизирующих сигналов Т, работа которого представлена временной диаграммой на фиг.За, и два делителя 30 и 31 частоты с одинаковым коэффициентом деления К. Выходные сигналы делителей 30 и 31 показаны на фиг.Зб в виде сигналов f, и f на шинах 32 и 33.

При отсутствии воздействия на систему из двух делителей фазовый (временной) сдвиг Lf. между выходными сигналами может храниться неограниченно долго, поэтому указанная пара делителей представляет собой многоустойчивую систему, состояния которой различаются временным сдвигом между выходными сигналами делителей частоты. Временный сдвиг может принимать К дискретных значений, отличающихся на Т.

Если делитель 30 частоты представляет собой циклический счетчик с последовательной сменой состояний N (см.фиг.Зв) с каждым входным сигналом, то каждому состоянию ц однозначно соответствует состояние N,- делителя 30 в момент поступления сиг- 0 налов f . Нулевому состоянию системы соответствует синхронное формирование сигналов f, и f и нулевое состояние N счетчика f , в момент формирования f ;, .

Для установки системы из двух делителей частоты в заданное состояние 1. (N.) может быть рекомендовано два способа. Первый способ состоит в сбросе счетчика 30 в нулевое состояние сигналом, опережающим сигнал f, на время (/. (фиг .Зв ,г), а второй - в установке состояния N. в момент прихода сигнала f.

Запись нулевого состояния системы состоит в сбросе по входу 34 через ключ 35 счетчика-делителя в нулевое состояние сигналом f у (момент t,;), после чего сигналы ; и f формируются синхронно. В этом случае можно говорить о запоминании делителем 30 текущего временного положения сигналов f у . Даже при последующем отсутствии сигналов f у на выходе делителя 30 формируются сигналы f., несущие информацию о временном положении последнего из сигналов ty, поступивших на вход 34. Сигналы f, в этом случае можно обозначить f t „.,,

5

0

5

Факт запоминания положения сигналов f, „., путем сброса делителя можно использовать для фиксации изменения фазового (временного) сдвига сигналов f,.

Предположим, что в момент времени 1р(фиг.4в) по входу 34 произведено запоминание положения сигнала f,

г h-

Тогда при неизменной фазе (временном положении) следующий сигнал f должен формироваться в момент времени

t j, синхронно с импульсами fy(f,p.,). Если же фаза сигналов f;, изменяется на величину + j L; и сигнал f, поступа ет в момент времени t,, то измененному временному положению t. соответствует значение N, состояния счетчика-делителя 30.

При изменении фазы - d U в сторону запаздывания сигнал f, поступает в момент времени t, которому соответствует состояние N делителя 30.

Повторяя описанную процедуру запоминания и накопления N; в момент формирования fjj и запоминая текущее временное положение f путем сброса делителя, выполняющего функцию время импульсного элемента памяти, с каждым сигналом f или сигналом fу, выделенным по некоторому признаку, например по номеру, можно осуществлять накопление изменения фазы сигналов f у. Диапазон измерения изменения фазы определяется обьемом накопителя.Дискретность измерения определяется коэффициентом К пересчета делителя 30.

Для этой цели в устройстве (фиг.I шина 19 через элемент И 2 подключена к входу 24 регистра для запоминания значения кода N. и через элемент 12 задержки - к входу 25 сброса элемента 7 памяти для запоминания текущего временного положения сигналов f на входе устройства. Числа N накапливаются сумматором 1I.

Запоминаемые и накапливаемые числа N, и N представляют собой значение отклонения -t-Jc/ или - л с/ и должны учитьшаться с разными знаками при накоплении. Для этой цели вся совокупность значений N разбивается на две области, например, с помощью старшего счетного двоичного разряда, входящего в состав времяимпульс- ного элемента 7 памяти. При этом область допустимых значений - (фиг.4) обозначена + и занимает 1/2 периода следования сигналов f ,70600л

после формирования сигналов f . Область допустимых значений i/обозначена знаком - и занимает 1/2 периода следования сигналов f, с опере- жением относительно сигналов f,. Код N; в области + должен восприниматься сумматором 11 в прямом коде и складываться,а код N области - должен восприниматься как дополнительный код до полного объема счетчика элемента 7 памяти и накапливаться в сторону вычитания в соответствии с порядком обработки чисел в до10

30

35

15 полнйтельном коде, т.е. должно восприниматься как число - (,) (N объем счетчика элемента 7 памяти).

В том случае, если все сигналы f, , поступающие на шину 19 устройства, 9Q используются для измерения изменения их временного (фазового) положения, показания сумматора 11 изменяются под воздействием всех изменений временного положения сигналов f, вклю- ;. чая девиацию вокруг некоторого среднего положения.

Для исключения влияния девиации фазы на результат измерения в устройство введены дешифраторы состояний N элемента 7 памяти в зоне сигналов f , охватьшающей область c/i/; девиации фазы. Форма сигналов на выходах дешифраторов 8 и 9 показана на фиг.56,в.. Сигнал f; (фиг.5а) соответствует нулевому рассогласованию между сигналами f и f.

Сигналами с выходов 17 и 18 дешифраторов 8 и 9 с помо1цью элемента И 2 блокируется прохождение сигналов fy на вход фиксации изменения фазы, если он поступает в промежутки времени, соответствующие сигналам на фиг.5б,в.

Если сигнал f , поступает на вход 45 устройства в момент времени вне указанных зон (фиг.5б,в), он проходит на вход регистра 10 для фиксации из менения фазы в соответствии с процедурой, описанной выше (см.фиг.4).Это соответствует быстрой отработке изменения фазы при больших значениях изменений (при большой скорости изменения фазы).

При малой скорости изменения фазы или при неизменной фазе под воздействием девиации в результате воздействия шумов, наводок, помех текущее значение изменений фазы невелико,так что сигнал fy попадает в зону, охва40

50

55

ченную сигналами на фиг.56,в. При этом он не проходит на вход регистра через элемент И 2, а подается на вход реверсивного счетчика 5 через элемент И 3 на вход сложения при попадании в зону фиг.56 или через элемент И 4 на вход вьтчитания при попадании в зону фиг.5в.

Сигнал на выходах реверсивного счетчика 5 формируется в том случае, если суммарное число импульсов, подсчитанное счетчиком 5 с учетом направления на цикл усреднения, определяе- мьп счетчиком 6 циклов, превышает объем счетчика 5.

Каждым сигналом переполнения счетчика, соответствующим усредненному рассогласованию, производится коррекция временного положения сигналов f, на один период следования сигналов Т на входе элемента 7 памяти в сторону опережения при преобладании

сигналов f , попадающих в зону фиг.56,

30

или запаздывания при преобладании; сигналов f в зоне фиг.5в. Кроме то- го, указанными сигналами, поступающими на вход сумматора 11, производится добавление (или вычитание) един.1- цы к результату измерения.

Если при девиации фазы в результате счета в равных направлениях за цикл усреднения не превышается объем счетчика 5, состояние схемы остается неизменным, а результат счета сбрасьшается сигналом по входу 26 со счетчика 6 циклов для подготовки к новому циклу усреднения.

Процесс измерения отличается простотой (в схеме отсутствует фазовый

Устройство для измерения измене ния фазового сдвига, содержащее ге ратор опорных сигналов, три элемен И, реверсивный счетчик и счетчик ц лов, отличающееся тем, что, с целью упрощения устройства, него введены времяимпульсный элеме памяти, два дешифратора, регистр, сумматор и элемент задержки, приче выход генератора опорных сигналов соединен с синхрониз1фующим входом времяимпульсного элемента памяти, формационные выходы которого соеди ны с входами дешифраторов и регист памяти, выходы дешифраторов соедин ны с входами первого элемента И, т тий вход которого соединен с шиной входных сигналов, которая соединен с первыми входами второго и третье элементов И, второй вход второго э 35 мента И соединен с выходом первого дешифратора, а второй вход третьег элемента И - с выходом второго деш ратора, выходы второго и третьего элементов И через реверсивный счет

дискриминатор, требующий жесткое вре- чик подключены к входам сумматора

меиное формирование сигналов, обеспечение одинакового количества входных и вспомогательных сигналов).

Коррекция временного положения выходных сигналов f элемента 7 памя- ти по входам 22 и 23 легко реализуется путем добавления или вычитания одного из импульсов на входе элемента 7 памяти согласно диаграмме фиг.6,

где а - сигналы Т на выходе генератора 1, б - (+1) - сигналы переполнения счетчика 5 при сложении; в - результирующие сигналы. При вычитании сигнал - 1 (фиг.бг) с выхода переполнения счетчика 5 формируется по длительности, равной периоду Т, поэтому при их сложении (фиг.бд) общее число импульсов на один меньше, что и приводит к смещению формирования сигналов f на один период Т.

Формула изобретения

Устройство для измерения изменения фазового сдвига, содержащее генератор опорных сигналов, три элемента И, реверсивный счетчик и счетчик циклов, отличающееся тем, что, с целью упрощения устройства, в него введены времяимпульсный элемент памяти, два дешифратора, регистр, сумматор и элемент задержки, причем выход генератора опорных сигналов соединен с синхрониз1фующим входом времяимпульсного элемента памяти, информационные выходы которого соединены с входами дешифраторов и регистра памяти, выходы дешифраторов соединены с входами первого элемента И, третий вход которого соединен с шиной входных сигналов, которая соединена с первыми входами второго и третьего элементов И, второй вход второго эле- мента И соединен с выходом первого дешифратора, а второй вход третьего элемента И - с выходом второго дешифратора, выходы второго и третьего элементов И через реверсивный счети времяимпульсного элемента памяти, выход первого элемента И соединен с входом регистра и через элемент задержки - с входом сброса времяимпульсного элемента памяти, вход устройства через счетчик циклов соединен с входом сброса реверсивного счетчика, выход регистра через сумматор соединен с выходом устройства.

а

в

6

2 //.

Фие.З

Фиг.

Фиг 5

(p-az6

t