Устройство тактовой синхронизации Советский патент 1988 года по МПК H04L7/02 

вхоЗ

СЛ

&9

«4j

СД Од

Фи2.1

113

Изобретение относится к импульсной технике в части передачи и приема дискретных сообщений, предназначено для подстройки фазы тактовых импульсов по кодовым информационным посыпкам, поступающим на вход устройства из канала связи, и может быт применено в системах с жестко установленной длительностью кодовых посылок, равной,периоду следования тактовых импульсов.

Цель изобретения - уменьшение времени вхождения в синхронизм.

На фиг.1 представлена структурная электрическая схема устройства тактовой синхронизации; на фиг.2 - временные диаграммы работы устройства.

Устройство тактовой синхронизации содержит задающий генаратор 1, управляемый делитель 2 частоты, делитель 3 частоты на два, первый и второй умножители А и 5, цифровой частотный дискриминатор 6, делитель 7 частоты, регистр 8 сдвига и мажоритарный блок 9.

Устройство тактовой синхронизации работает следующим образом.Частота импульсов задающего генератора 1 делится в управляемом делителе 2 частоты,на выходе которого при этом формируются тактовые импульсы (фиг.2 жил), которое поступают на вход делителя 3 частоты на два и на вход мажоритарного блока 9. Делитель 3 частоты на два формирует сигналы (фиг.2 зим). На вход устройства из канала связи поступает входной сигнал (б),, представляющий собой смесь кодовой посьтки и помехи. Кодовая посьщка (фиг.2 а) в канале связи имеет одно из двух возможных .значений О и 1. Частота управляемого делителя 2 выбрана в четыре раза выше, чем частота поступления кодовых посылок. В начальный « момент фронты изменения кодовой по-; сьшки (фиг.2 б) в канале связи обычно не совпадают с тактовыми импульсами (фиг.2 л) и имеют некоторое случайное смещение фазы. Входной сигнал (фиг.2 б) поступает на вход цифрового частотного дискриминатора 6, который производит счет. Если за интервал счета, устанавливаемый коэффициентом счета делителя 7, время существования сигнала 1 на входе устройства больше времени существо

0

5

0

5

0

5

0

5

вания сигналов П, то на выходе цифрового частотного дискриминатора 6 формируется 1 в противном слуше - О.

Последовательность импульсов сдвига (фиг.2 виг) поступает с выхода цифрового частотного дискриминатора 6 на вход регистра 8, к параллельным выходам которого подключены информационные входы мажоритарного блока 9, который выдает сигнал (фиг.2д) в момент полного заполнения входным сигналом (фиг.2б) регистра 8. Мажоритарный блок 9 позволяет с определенной степенью вероятности восстановить форму исходного сигнала (фиг,2а). Если сигнал (фиг.2е) совпадает с сигналом (фиг.2ж), то на входы умножителей 4 и 5 импульсньй сигнал не поступает. Коэффициент счета управляемого делителя 2 не изменяется (фиг.2 к и е, ж и з), что со- ответс твует совпадению фаз входного сигнала и тактовой последовательности управляемого делителя 2.

Если сигнал (фиг.2е) попадает в промежутке между импульсами (фиг.2л) и в зависимости от состояния делителя 3 частоты на два срабатывает умножитель 4 или умножитель 5. Это приводит к уменьшению (фиг.2 мин) или увеличению коэффициента счета управляемого делителя 2 на время,равное периоду управляемого делителя 2, в результате чего производится один элементарный шаг подстройки фазы управляемого делителя 2.

Эффективность устройства проявляется при высоком уровне помех в канале связи, что осуществляется за счет внутриимпульсной обработки входного сигнала, т.е. его восстановления с последующей обработкой на .каждом

такте управляемого делителя 2.

Фор.мула изобретения

Устройство тактовой синхронизации, содержащее последовательно.соединенные задающий генератор и управляемый делитель частоты, выход которого является выходом устройства тактовой синхронизации, делитель частоты на два и первый и второй умножители, отличающееся тем, что, с целью уменьшения времени вхождения в синхронизм, введены цифровой частотньш дискриминатор, делитель частоты, регистр сдвига и мажоритарный блок, выход которого соединен с первыми входами первого и второго умножителей, к вторым входам которых через делитель частоты на два подключен выход управляемого делителя частоты, соединенньш с первым входом мажоритарного блока, к второму и третьему входам которого подключены соответствующие выходы регистра сдвига, к первому и второму входам которого подключены соответственно выходы делителя частоты и цифро

вого частотного дискриминатора, к управляющему входу которого подключен выход делителя частоты, сигнальный вход цифрового частотного дискриминатора является сигнальным входом устройства тактовой синхронизации, а счетньт вход подключен к счетному входу делителя частоты и к выходу задающего генератора, при этом к первому и второму управляющим входам управляемого делителя частоты подключены выходы первого и второго умножителей.

Изобретение относится к импульсной технике и уменьшает время вхождения в синхронизм. Устройство содержит задающий генератор 1, управляемый делитель 2 частоты, делитель 3 частоты на два, умножители 4 и 5,цифровой частотный дискриминатор 6,делитель 7 частоты, регистр 8 сдвига, мажоритарный блок 9. Эффективность устройства проявляется при высоком уровне помех в канале связи, что осуществляется за счет внутри- импульсной обработки входного сигнала, т.е. его восстановления с последующей обработкой на каждом такте делителя 2.2 ил.

Фиг.г