Программируемое постоянное запоминающее устройство Советский патент 1988 года по МПК G11C11/40 

(Л

со

00

со

4 tsD

фиг. 7

Изобретение относится к вычислительной технике и может быть использовано при проектировании программируемых постоянных запоминающих устройств (ППЗУ).

Цель изобретения - повышение достоверности контроля устройства до его программирования.

На фиг. 1 приведена схема устройства; на фиг. 2 - схема порогового элемента.

Устройство содержит адресные, формирователи 1, дешифраторы строк 2 и столбцов 3, матрицу 4 элементов памяти с плавкими перемычками, ключевые элементы 5 и усилитель 6 считывания. Кроме того, устройство имеет адресные входы 7 и информационный выход 8.

Адресный формирователь состоит из элемента НЕ 9, элемента ИЛ И-НЕ 10 и порогового элемента 11.

Пороговый элемент 11 (фиг. 2) состоит из делителя напряжения на резисторах 12 и 13 и стабилитрона 14. Порог срабатывания порогового элемента (t/nop) определяется напряжением пробоя (f/np) стабилитрона 14 и коэффициентом деления делителя на резисторах 12 и 1,3:

f/nop {yBb,x(,)// 13+0 np,

где t/вых - напряжение логической единицы на выходе порогового элемента; , Ri3 - значения сопротивлений резисторов 12 и 13.

Устройство работает следующим образом.

При подаче на адресные входы 7 ППЗУ сигналов, уровни которых соответствуют стандартным уровням сигналов (ниже L nop), ППЗУ работает как обычное постоянное запоминающее устройство.

При подаче на адресные входы 7 какого-либо адресного формирователя напряжений выше Unop на первом и втором выходах этого формирователя устанавливаются уровни логического нуля. Наличие уровней логического нуля на одной паре входов дешифраторов 2 и 3 приводит к тому, что ни один из выходов дешифраторов не выбирается, если дешифраторы не имеют дефектов.

Поочередно подавая на каждый вход адресных формирователей напряжение, превышающее порог срабатывания порогового элемента 11, и осуществляя перебор входных сигналов на остальных адресных входах, в случае исправного устройства ток через элемент памяти отсутствует. При этом на выходе усилителя 6 считывания устанавливается уровень логической единицы.

В случае дефектов, например обрыв на входе дешифратора 2, через элемент памяти, который еще не запрограммирован, протекает ток, который приводит -к появлению

на выходе усилителя 6 считывания уровня логического нуля, свидетельствуя о том, что устройство имеет дефекты.

Устройство дефектно и при наличии сопротивлений утечки с шины питания на строчную или столбцовую шину, ПОСКОЛЬКУ в этом случае через элементы памяти протекает ток, вызывающий появление нулевого уровня на выходе усилителя 6 считывания.

При использовании предлагаемого устройства по сравнению с известным повы5 шается достоверность контроля незапрограммированных ППЗУ. Кроме того, отпадает необходимость в использовании дополнительных строки и столбца в матрице элементов памяти.

Формула изобретения

Программируемое постоянное запоминающее устройство, содержащее матрицу элементов памяти, дешифраторы строк и столбцов, первую и вторую группы адрес5 ных формирователей, ключевые элементы и усилитель считывания, причем входы элементов памяти каждой строки матрицы соединены с выходами дешифратора строк, входы которого соединены с первым и вторым выходами каждого адресного формирователя пер0 вой группы, выходы элементов памяти каждого столбца матрицы соединены с входом соответствуюшего ключевого элемента, выходы которых соединены с входом усилителя считывания, выход которого является информационным выходом устройства, уп5 равляющие входы ключевых элементов соединены с выходами дешифратора столбцов, входы которого соединены с первыми и вторыми выходами каждого адресного формирователя второй группы, входы адресных

„ формирователей первой и второй групп являются адресными входами устройства, каждый адресный формирователь содержит элемент НЕ, вход которого является входом, а выход - первым выходом адресного формирователя, отличающееся тем, что, с целью

5 повышения достоверности контроля устройства до программирования, каждый адресный формирователь содержит пороговый элемент, вход которого соединен с входом элемента НЕ, и элемент ИЛ И-НЕ, первый и второй входы которого соединены соот0 ветственно с выходами элемента НЕ и порогового элемента, а выход является вторым выходом адресного формирователя.

П72

Изобретение относится к вычислительной технике и может быть использовано при проектировании программируемых постоянных запоминающих устройств. Целью изобретения является повышение достоверности контроля устройства до его программирования. Для достижения этой цели в состав каждого из адресных формирователей I устройства вводятся пороговый элемент 11 и элемент ИЛ И-НЕ 10. При подаче на один из адресных входов 7 напряжения выше порогового на первом и втором выходах адресного формирователя 1 устанавливаются низкие уровни. При этом ни один из выходов дешифраторов строк 2 или столбцов 3 не будет выбранным, если устройство не имеет дефектов. На выходе устройства в этом случае будет единичный уровень. В случае дефектов, например обрыва на входе дешифратора, соответствующий выход дешифратора будет выбранным, и на выходе устройства установится нулевой уровень. 2 ил.

Фиг. 2