Репрограммируемое постоянное запоминающее устройство Советский патент 1991 года по МПК G11C17/00 

Изобретение относится к вычислительной технике и может быть использовано при построении блоков памяти ЭВМ, устройств сбора и обработки информации, устройств автоматики и контроля.

Целью изобретения является повышение надежности устройства.

На фиг,1 представлена структурная схема репрограммируемого запоминающего устройства (РПЗУ); на фиг.2 - схема блока регенерации; на фиг.З - схема блока управления регенерацией.

Запоминающее устройство содержит накопитель 1, дешифратор 2 слов, селектор 3, дешифратор 4 разрядов, формирователь 5 считывания, входы-выходы 6, блок 7 регенерации, входы-выходы 8 группы блока 7 регенерации, блок 9 управления регенерацией, первый выход 10 блока 9, блок 11 управления записью-считыванием, второй выход 12 блока 9, третий выход 13 блока 9, мультиплексор 14, адресные входы 15 второй группы, усилитель 16 адреса слов, усилитель 17 адреса разрядов, адресные входы 18 первой группы, элемент И 19, вход 20 блока 9, столбец 21 элементов памяти, вход- выход 22 блока 7, тактовые входы 23 и 24 блока 7. Дешифратор 2 слов и усилитель 1 б образуют блок дешифрации слов, дешифратор 4 разрядов и усилитель 17 - блок дешифрации разрядов, а селектор 3 и формирователь 5 - блок ввода-вывода информации.

Блок 7 регенерации состоит из статических триггеров 25, элементов И 26 и 27 информационных усилителей 28.

О

ел

00 00 4

Блок 9 управления регенерацией состоит из Т-триггера 29, элемента ИЛИ 30, счетчика 31 адреса, элемента И-НЕ 32. элементов И 33 и 34, счетчика 35, элементов И 36 и 37,

РПЗУ, построенные на основе одно- транзисторных запоминающих элементов, когда один и тот же транзистор применяется и для хранения информации, и для ее выборки, имеют определенный недостаток: при каждом считывании импульсы поступают ни за. нор запоминающего транзистора и происходит некоторое уменьшение накопленного заряда, а при многократном считывании происходит полное стекание хранимого заряда, причем стекание заряда происходит на своем логическом уровне, например для запоминающих элементов с индуцированным каналом стекание заряда с затвора происходит в транзисторе, в котором записан О, т.е. и восстанавливать необходимо только элементы, в которых записан О. Значит если на затворы только этих запоминающих элементов подать напряжение, восстанавливающее их заряд, отпадает необходимость перед восстановлением О производить полное стирание информации (запись ). гак как не г необходимости восстанавливать заряд на затворах тех элементов, которые свой заряд не теряют,

Для своевременного восстановления информации в устройстве используются столбец 21 элементов памяти и элемент И 19 со смещенным в сторону контролируемого ло ического уровня пороговым напряжением. Во все запоминающие элементы столбца 21 записывается тот логический уровень, критическое состояние которого в процессе длительного считывания фиксиоу- ет элемент И 19. Минимальная величь .а смещения уровня порогового напряжения на этом элементе должна ограничиваться максимальной величиной разброса величины заряда на затворах запоминающих элементов, хранящих данный неустойчивый логический уровень, а также обеспечивать достоверность информации на запоминающих элементах для считывания во время регенерации,

При записи в выбранную ячейку О на информационный вход йыход накопителя 1 необходимо подать напряжение сигнала, соответствующее 1, а при записи 1 на выбранный вход-выход подается О, следовательно, сигналы входной информации при записи должны быть инверсны сигналам выходной информации при считывании. Блок регенерации, реализованный на статических триггерах 25 с занулением

плеч усилителя (фиг.2), удовлетворяет данному требованию. Например, если в момент считывания на входной шине появится слабый положительный сигнал, через определенное время триггер 25 установит на этой шине логический уровень, равный напряжению питания - 1, а на выходной шине - уровень О. Усилитель 28 при присутствии на его входе сигнала 1 формирует на вы0 ходе напряжение, необходимое для восстановления информации.

Группы входных элементов И 26 и выходных элементов И 27 служат для коммутации входной-выходной шины в не5 обходимом режиме. Блок регенерации может служить формирователем записи, если предварительно устанавливать его состояние готовности (вход 10), а затем открывать доступ к запоминающему элементу тригге0 ра 25 по разрядным шинам.

Перевод устройства в режим регенерации и обеспечение условий для восстановления информации обеспечивает блок 9 управления регенерацией, запускающийся

5 при поступлении на его вход 20 положительного импульса с элемента И 19 со смещенным пороговым напряжением.

В связи с этим блок 9 управления регенерацией выполняет:

0а) формирование необходимой длительности импульсов напряжения регенерации, что обеспечивает счетчик 35, на вход которого через элемент И 34 в режиме регенерации подается синхроимпульс С2 с внешнего

5 устройства. При определенной двоичной комбинации на выходе счетчика 35 элемент И 36 формирует положительный импульс, по которому заканчивается восстановление регенерируемой строки. При этом счетчик

0 35 возвращается в исходное состояние - состояние готовности формирования длительности регенерации следующей строки; б) последовательную адресацию регенерируемых строк при поступлении на вход

5 счетчика 31 адреса отрицательного перепада сигнала с инверсного выхода триггера 29. В качестве адресных используются все выходы счетчика 31, за исключением старшего разряда;

0в) формирование в старшем разряде

счетчика 31 управляющего сигнала, который осуществляет: отключение на время регенерации дешифратора 4; переключение мультиплексора 14 на прием последо5 вательности адресов с циклического счетчика 31 адреса; отключение на время регенерации входной шины 20 блока 9 управления регенерацией посредством подачи на вход элемента И 19 сообщение внешнему устройству о регенерации, для

чего выход старшего разряда счетчика подключен к управляющей шине 12; г) форми- -рование на элементе И 33 импульса запуска для регенерации каждой последующей строки до полного восстановления накопителя; д) при комбинации сигналов 01...1 на выходе счетчика 31 адреса, т.е. при восстановлении последней строки, завершение регенерации накопителя и возвращение счетчика 31 адреса в исходное состоянии 11.., 1 путем подачи на здоды установки его счетных триггеров сигнала 1 с выхода схемы И 37.

Импульс С1, поступающий на вход элемента И 33, необходим для обеспечения завершения регенерации накопителя 1 после восстановления последней строки. При этом необходимо обеспечить поступление импульса С1 после формирования на выходе элемента И-НЕ 32 О.

Работу устройства рассмотрим на примере РПЗУ на МНОП транзисторах с накопителем 1, организованным в виде матрицы запоминающих элементов 8x8 бит. При этом в дополнительном девятом столбце 21 элементов памяти записаны нули, а элемент И 19 выполнен со смещением в сторону нуля уровнем порогового напряжения.

Устройство работает следующим образом.

В зависимости от комбинации синхросигналов Ci и С2(фиг.з). сигналов разрешения, записи-считывания и стирания (не показаны) на входах устройства оно может функционировать в «етурех режимах; стирание запись, считывание и хранение. Во всех режимах, кроме считывания, схемы, обеспечивающие регенерацию, находятся в исходном состоянии т е. на выходах 10 и 12 блока Э управления регенерацией находится 1, 4(3 LxoflH 20 - О, на выходах 23 и 24 бпока , 1 управления записью-считыванием - О, на выходе счетчика 31 адреса - состояние 1111, из выходе счетчика 35 -состояние 0000, Пусть для обеспечения необходимой длительности рв1ензрации одной строки необходимо 12 переключений счетчика 35, т.е. его конечное состояние 1100, при котором на иыходе элемента И 35 появляется 1 и переводит счетчик е исходное состояние.

Если в режиме считывания в-соответствии с адресом, ПОСТУПИЕЬЬИМ на дешифратор 2, выбранный со столбца 21 элемент памяти содержит допустимый уровень О, то на выходе схемы И 19 также находится О 1 и схемы, обеспечивающие регенерацию, находятся в исходном состоянии. При этом информация, считанная с накопителя 1 а соответствии с адресом на дешифраторе 4,

поступает через селектор 3 и считывающий формирователь 5 на входы-выходы 6.

Если же в режиме считывания в соответствии с адресом, поступившим на дешифратор 2, выбранный со столбца 21 элемент памяти содержит уровень нуля ниже, чем на элементе И 19, то на его выходе появится Г. В соответствии с этим на выходе 20 блока 9 управления регенерацией будет сиг0 нал 1, который через элемент ИЛИ 30 поступит на вход Т-триггера 29. На его инверсном выходе, а следовательно, на выходе 10 блока 9 управления регенерацией, на входе счетчика 31 адреса и на входе эле5 мента И 34 появится единица, которая: переведет счетчик 31 адреса из состояния 1111 в состояние 0000; разрешит подачу синхроимпульса С1 через элемент И 34 на вход счетчика 35; через выход 10 блока уп0 равления регенерацией поступит на вход блока 7 регенерации и приведет статические триггеры 25 в состояние приема инфор- мации; поступит на вход блока 11 управления записью-считыванием.

5Счетчик 35 в соответствии с импульсами

С2, поступающими на его вход через элемент И 34, последовательно переключается из состояния 0000 до состояния 1100 (конечное состояние), т.е. столько раз, сколько не0 обходимо для обеспечения времени регенерации одной строки.

В соответствии с импульсом, поступившим на йход, блок 11 управления записью- считыванием устанавливает режим выдачи

5 информации по шинам 8 и 22 в блок 7 регенерации на время, необходимое для срабатывания статических, триггеров 25, Прием информации блоком 7 регенерации осуществляется подзчей на его ьхсд 24 1 с соот0 ветствующего выходе блока 11 управления записью-считыванием. За гем блок 11 управления записью-считыванием устанавливает режим приема информации накопителем 1. При этом на входах 23 и 24 блока 7 регене5 рации устанавливаются сигналы 1 и О соответственно, что обеспечивает выдачу Информации с триггеров 25 через усилители 28 и входы-выходы 8 и 22 на вход накопителя 1.

0 После установления на выходе счетчика 35 состояния 1100 на выходе элемента И 36 устанавливается единичный сигнал, который сбрасывает счетчик 35 в исходное состояние и через элемент ИЛИ 30 поступает

5 на вход Т-триггера 29, е результате чего он также возвращается в исходное, состояние и на его инверсном выходе устанавливается 1, которая блокирует элемент И 34 и восстанавливает триггеры 25 блока 7 регенерации в исходное равновесное состояние.

В любом состоянии счетчика 31 адреса, кроме исходного состояния 1111, на выходе элемента И-НЕ 32 присутствует сигнал 1. При появлении единицы на выходе Т-триг- гера 29 и с приходом синхроимпульса С1 на выходе элемента 1/133 появляется 1, которая через элемент ИЛИ 30 поступает на вход Т-триггера и переводит его в состояние О на его инверсном выходе. При этом по спаду сигнала из Г в О на выходе счетчика 31 адреса устанавливается комбинация 0001, что соответствует адресу второй строки, и Процесс регенерации повторяется,

Регенерация накопителя 1 завершается после постановления последней строки. Прм этом на выходе счетчика 31 адреса - состояние 0111, на ыходе элемента И 37 - единица. Следовательно, на выходе элемента И 37 сформируется единица, которая переводит счетчик 31 адреса в исходное состояние 1111. Следовательно, на выходе элемента И-НЕ 32 устанавливается О. Элемент И 33 блокируется, процесс регенерации прекращается и устройство возвращается в состояние считывания.

Формула изобретения

Репрограммируемое постоянное запоминающее устройство, содержащее накопитель, блок дешифрации слов, блок дешифрации разрядов, блок ввода-вывода информации, блок управления записью-считыванием, первый выход которого соединен Ј входом выборки накопителя, адресные шины которого соединены с соответствую- 4цмми выходами блока дешифрации слов, а разрядные шины - с соответствующими

входами-выходами первой группы блока ввода-вывода информации, входы-выходы второй группы которого являются входами- выходами устройства, а адресные входы соединены с соответствующими выходами блока дешифрации разрядов, информационные входы которого являются адресными входами первой группы устройства, о т л и ч- а ю щ е е с я тем, что, с целью повышения

надежности, оно содержит блок регенерации, блок управления регенерацией, мультиплексор, элемент И, столбец элементов памяти, вход-выход которого соединен с первым входом элемента И и входом-выходом блока регенерации, входы-выходы группы которого соединены с соответствующими входами-выходами первой группы блока ввода-вывода информации, первый, второй и третий тактовые входы блока регенерации соединены с входами и вторым и третьим выходами блока управления записью-считыванием соответственно, вход которого соединен с первым выходом блока управления регенерацией, второй выход которого соединен с входом выборки блока дешифрации разрядов, входом коммутации мультиплексора, вторым входом элемента И, выход которого соединен с входом блока управления регенерацией,

выходы группы которого соединены с информационными входами первой группы мультиплексора, информационные входы второй группы которого являются адресными входами второй группы устройства,

а выходы соединены с соответствующими входами блока дешифрации слов.

1

CV Ni

Изобретение относится к вычислительной технике и может быть использовано при построении блоков памяти ЭВМ, устройств сбора и обработки информации, устройств автоматики и контроля. Целью изобретения является повышение надежности устройства. Поставленная цель достигается тем, что устройство содержит блок 7 регенерации, блок 9 управления регенерацией, мультиплексор 14, столбец 21 элементов памяти. Блоки 7 и 9 осуществляют регенерацию информации в тех элементах памяти накопителя 1, в которых записан О, так как потеря информации возможна только в этих элементах. В результате отпадает необходимость перед восстановлением О производить полное стирание информации в накопителе 1. 3 ил.

Фш.З