Устройство для адресации блоков памяти Советский патент 1988 года по МПК G06F12/00 

(61) 1298755

(21)4116906/24-24

(22)08.09.86

(46) 15.04.88. Бюл. N 14

(71)Таганрогский радиотехнический институт им. В.Д.Калмыкова

(72)А.В.Ковалев, В.Ю.Лозбенев, А.П.Купровский, Н.Г.Пархоменко и А.Н.Халявко

(53)681.325 (088.8)

(56)Авторское свидетельство СССР № 1298755, кл. G 06 F 12/00, 1985.

(54)УСТРОЙСТВО ДЛЯ АДРЕСАЦИИ БЛОКОВ ПАМЯТИ

(57)Изобретение относится к вычислительной технике. Целью изобретения

является расширение функциональных возможностей за счет реализации обращения к частично годным модулям памяти. Поставленная цель достигается путем введения в состав устройства , для адресации блоков памяти элемента ИЛИ, выход которого является выходом выборки модуля устройства и п групп элементов И, каждая из которых коммутирует физический адрес блока- памяти, признанного годным при предварительной проверке. Устройство формирует непрерывное поле математических адресов годных блоков памяти, входящих в систему, и выдает общее число годных блоков, 2 ил,с

со 00

00 00

сд

гч

20

25

Изобретение относится к вычислиельной технике, предназ}1ачено для дресации блоков памяти в системе паяти и является дополнительным к с вт.св. № 1298755.

Целью изобретения является расирение функциональных возможностей за счет реализации обращения к частично годным модулям памяти, Ю

На фиг,1 представлена функциональая схема устройства для адресации блоков памяти; на фиг.2 - соединение устройств-для адресации блоков памяти при работе в системе памяти, |5

Устройство содержит группу -переключателей 1, группу сумматоров 2, группу элементов 3 сравнения, элемент ИЛИ 4, га групп элементов И 5 и имеет вход 6 текущего адреса устройства, вход 7 начального адреса устройства, m входов 8 адресов годных блоков, выход 9 адреса устройства, выход 10 выборки модуля устройства, выход 11 конечного адреса устройства. Кроме того, на фиг,2 показаны модули 12 памяти, содержащие та блоков 13 памяти каждый.

Устройство работает следующим образом.

Формирование непрерывного адресного поля по годным блокам 13 памяти модулей 12 памяти аналогично устройству-прототипу.

Математические адреса годности годных блоков 13 памяти, поступающие на вход 6 текущего адреса уст- 1)ойства, вызывают срабатьгоание соответствующих элементов 3 сравнения. Сигнал с выхода сработавшего г-го (1 1,,,,,т) элемента 3 сравнения вызывает появление сигнала выборки модуля на выходе 10 устройства и одновременно открывает i-ю группу элементов И 5, на вторые входы которых постоянно подается физический адрес i-ro блока 13 памяти,

С выходов элементов И 5 i-й группы физический адрес годного блока 13 памяти поступает на выход 9 устройства и далее в модуль 12 памяти.

Обращение к негодному блоку 13 памяти (например, j-My) в предлага30

35

40

45

50

0

5

0

5

0

5

0

емом устройстве блокируется j-м переключателем.

Допустим, что требуемая емкость системы памяти Q определяется следующим образом:

Q K,,

где q - емкость блока 13 памяти;

m - число блоков 13 в модуле 12

памяти;

п - число модулей 12 памяти; К, - средний коэффициент годности модулей 12 памяти (К, 1/т, 2/т, m,/m); К - требуемый коэффициент запаса по емкости (), Тогда для построения такой системы памяти потребуется п устройств для адресации блоков памяти, содержащих га групп элементов И 5, m элементов 3 сравнения, m сумматоров 2, m переключателей 1 и элемент ИЛИ 4 каждое. Соединение устройств между собой видно из фиг,2, При этом на выходе 11 п-го устройства появится математический адрес последнего годного блока 13 памяти п-го модуля 12, численно равный общему числу годных блоков 13 в системе памяти, если на вход 7 1-го устройства подается нулевой начальньй адрес,

о

Формула изобретения

Устройство для адресации блоков памяти по авт,св, № 1298755, отличающееся тем, что, с целью расширения функциональных возможностей за счет реализаций обращения к частично годным модулям памяти, в него введены элемент ИЛИ и m групп элементов И, причем первые входы элементов И i-й (i 1,,,,,m) группы соединены с выходом i-ro элемента сравнения и с i-M входом элемента ИЛИ, выход которого является выходом выборки модуля устройства, вторые входы элементов И i-й группы являются i-м входом адреса годного блока памяти устройства, выходы элементов И всех га групп подключены к соответствующим разрядам адресного выхода устройства.