Устройство для адресации блоков памяти Советский патент 1988 года по МПК G06F12/00 

со

4

ьо

Изобретение относится к вычислительной технике и может быть использовано для адресации блоков памяти системе памяти.

Целью изобретения является расширение области применения за счет построения схемы устройства в виде ре- . гулярной структуры.,

На чертеже представлена функцио- Q нальная схема устройства.

Устройство содержит группу 1 переключателей, первую группу 2 элеентов И, группу 3 регистров, группу 4 схем сравнения, счетчик 5, регистр j 6 сдвига, вторую группу 7 элементов , группу 8 элементов ИЛИ, элемен г ЛИ 9, коммутатор 10, элемент И .1 1 и имеет вход 12 сброса устройства, вход 13 режима работы устройства, такто- 20 вый вход 14 устройства, адресный вход 15 устройства, вход 16 установки флага годности устройства, группу 17 выходов устройства.

Устройство работает следующим 25 образом.

Принцип работы устройства основан на присвоении неотключенным блокам памяти последовательно-непрерывных адресов в общей системе адресации.паяти.

Устройство может работать в режиме присвоения условных непрерывных адре- СОЕ неотключенным блокам памяти и в режиме выбора блока при обращении к памяти.

Режим присвоения условных непре- рьшных адресов неотключенньм блокам памяти осуществляется следующим образом.40

Производится отключение блоков путем установки соответствующих переключателей 1 в нулевое положение.

Сигналом Сброс производится ус- 45 тановка в нулевое положение счетчика 5, регистров 3 условных адресов и регистра 6 сдвига.

На вход 13 режима работы устрой30

ства подается сигнал Контроль, который поступает на первые входы элементов И 2 первой группы и подготавливает их к включению. Кроме зтого, сигнал Контроль поступает на управляющий вход коммутатора 10, который отключает адресный вход 15 устройства и подключает выход счетчика 5, на котором установлен нулевой адрес, который поступает через коммутатор

0

5

0

5

0

0

5

IО на информационные входы регистров 3 условных адресов.

На тактовый вход 14 устройства поступает первый синхроимпульс, по заднему фронту которого на первом выходе регистра 6 сдвига появляется единичный сирнал, который поступает на второй «x(g подготовленного к включению Первого элемента И 2 первой группы и проходит через него на второй вход первого элемента ИЛИ 8 и на выход устройства, возбуждая первый блок памяти.

После проведения контроля первого блока, в случае его годности, на входе 16 устройства появляется сигнал Флаг годности, который устанавливает переключатель 1 первого блока в единичное состояние. Регистр 3 условного адреса первого блока памяти с инверсным управляющим входом блокируется и запоминает нулевой адрес счетчика.

В момент установки переключателя 1 первого блока в единичное состояние единичный сиг нал с его выхода разрешает прохождение единичного сигнала с выхода схемы 4 сравнения первого блока, который является результатом совпадения адресов, поступающих с регистра 6 условного адреса первого блока и со счетчика 5, Далее он проходит через многовходовой элемент ИЛИ и поступает на второй вход входного элемента И 11 и разрешает прохождение второго синхроимпульса на счетчик 5. Если первый блок негоден, на вход 16 устройства сигнал Флаг годности не подается и переключатель 1, соответствующий первому блоку, остается в нулевом состоянии. Вследствие зтого элемент И 7 второй группы первого блока остается закрытым и на втором входе входного злемен- та И 11 находится сигнал низкого .уровня, который запрещает переключение счетчика 5 по второму синхроимпульсу.

После прихода второго синхроимпульса логическая I сдвигается с первого выхода регистра 6 сдвига на второй, а переключение счетчика не происходит.

Аналогично происходит присвоение последовательно-непрерывных адресов остальным неотключенным блокам памяти.

3 139

Таким образом, счетчик 5, хранящий адрес последнего годного блока, увеличивает свое состояние на единицу только после установления факта годности очередного проверяемого блока (т.е. после установки в единичное состояние переключателя 1 проверяемого блока) .

Одновременно с этим в регистре 6 условных адресов записываются адреса, являющиеся номерами годных блоков .

Так происходит установка непрерьш- ного поля адресов годным блокам памя- ти. После этого устройство готово работать в режиме выбора блока при обращении к памяти.

С входа 16 режима работы устройства выбирается единичный сигнал Контроль. Устройство возвращается в первоначальное состояние: коммутатор 5 отключает выход счетчика 5 и подключает входные адресные шины для обращения к памяти. Возникший нулевой потенциал на первых входах элементов И 2 запрещает изменять состояние соответствующих им переключателей 1 отключения блоков памяти.

Режим выбора блока памяти при об- ращении к памяти осуществляется путем сравнения на схемах 4 сравнения условных кодов, установленных на регистрах 3, с кодом адреса, установленном на адресных щинах устройства. т1

В случае совпадения данных кодов

на выходе i-й схемы-4 сравнения вы- рабатьтается сигнал, который поступает на первый вход i-ro элемента И 7 второй группы. Если на втором входе присутствует Флаг готовности i-ro блока памяти, поступающего с i-ro переключателя 1, то на i-й выход 17 устройства с выхода i-ro элемента И 7 второй группы поступает сигнал воз- буждения i-ro блока.

Использование регистра сдвига, входного элемента И выгодно отличает предлагаемое устройство от известно- го, так как первое обладает однород- ной структурой - каждому разряду регистра сдвига соответствует одинаковый набор логических элементов и связей между ними, что значительно упрощает изготовление фотошаблонов при микроэлектронной реализации устройства.

Кроме этого, использование коммутатора позволяет сократить количество шин и использовать одни и те же шины в режиме присвоения непрерывных адресов и в режиме внешних обращений Введение элементов И второй групп позволяет устройству вырабатывать сигнал возб5гждения i-ro блока только в случае его годности, что исключает ложное срабатывание схем сравнения в случае совпадения кодов.

Формула изобретения

Устройство для адресации блоков памяти, содержащее группу переключателей, первую группу элементов И, группу р.егистров, группу схем сравнения, счетчик, причем входы сброса регистров группы и счетчика соединены с входом сброса устройства, выходы регистров группы соединены с первыми входами соответствующих схем сравнения группы, отличающееся тем, что, с целью расширения области применения за счет построения схемы устройства в виде регулярной структуры, в него введены регистр сдвига, вторая группа элементов И, группа элементов ИЛИ, элег мент ИЛИ, коммутатор, элемент И, причем первые входы элементов и первой группы соединены с управляющими входами коммутатора и с входом режима работы устройства, вторые входы элементов И перной группы соединены с соответствующими выходами регистра сдвига, вход сброса которого соединен с входом сброса устройства, тактовый вход регистра сдвига соединен с первым входом элемента И и с тактовым входом устройства, выход элемента И соединен со счетньм входом счетчика, выход которого соединен с первым информационным входом коммутатора, второй инфор- мационньй вход которого соединен с адресным входом устройства, выход коммутатора соединен с информационными входами регистров группы и с вторыми входами, схем сравнения группы, выходы которых соединены с первыми входами соответствующих элементов И второй группы, вторые входы которых соединены с инверсными, управляющими входами регистров группы и с выходами соответствующих переключателей группы, первые входы которых соединены с входом установки фл.ага годности устройства, вторые входы переключателей группы соединены с выхода5139А2176

ми соответствующих элементов И пер- группы и с соответствующими входами вой группы и с первыми входами соот- -элемента ЕПИ, выход которого соеди- ветствуюп ;их элементов ИЛИ, вторые нен с вторым входом элемента И, вы- входы которых соединены с выходами ходы элементов ИЛИ группы являются

соответствующих элементов И второй

выходами устройства.

выходами устройства.

Изобретение относится к вычислительной технике и может быть использовано для адресации блоков памяти в системе памяти. Целью изоб- рет ения является расширение области применения за счет построения схемы устройства в виде регулярной структуры. Положительный эффект от использования изобретения достигается в максимальной степени при микроэлектронной реализации устройства для адресации блоков памяти. Поскольку большая часть схемы устройства вьтолнена в виде регулярной структуры, значи- Q тельно упрощаются изготовление и конт роль комплекта фотошаблонов, 1 ил. - « (Л