Буферное запоминающее устройство Советский патент 1988 года по МПК G11C19/00 

15

оо

00

оо со

ел

Изобретение относится к вычислительной технике и может быть использовано для накопления дискретной информации в порядке ее поступления из каналов связи или от других абонентов. Цель изобретения - расширение области применения устройства за счет блокировки записи при переполнении накопителя. Устройство осуществляет запись данных в блок 12 памяти по адресам, формируемым счетчиком 8, и считывание данных из блока 12 по адресам, фop i ipveмы счетчиком 9. Импульс записи (считывания) с входа 15 (16) поступает через элемент И 1 (2) на триггер 4 (5), устанавливая его в единичное состояние. Кроме того, по сигналу записи увеличивается, а по сигналу чтения уменьшается состояние реверсивного счетчика 10. Выходы счетчика 10 подключены к элементу ИЛИ-НЕ 3, выходной сигнал которого поступает на триггеры 6 и 7. Обнуление счетчика 10 в цикле записи означает переполнение блока 12, что запрещает очередной цикл записи путем установки в единичное состояние триггера 6. Обнуление счетчика 10 в цикле чтения означает опустошение блока 12, что запрещает очередное считывание путем установки триггера 7 в единичное состояние. Мультиплексор 11 осуществляет коммутацию выходов счетчиков 8 и 9 на адресные входы блока 12. 1 ил. (Л е

f6 Т7

Изобретение относится к вычислительной технике и может быть использовано в качестве запоминающего устройства при обработке информации в порядке ее поступления от абонентов, например, в ЭВМ.

Цель изобретения - расширение области применения устройства за счет блокировки записи данных при переполнении памяти.

На чертеже приведена структурная схема устройства.

Устройство содержит элементы И 1 и 2, элемент ИЛИ-НЕ 3, триггеры 4-7, счетчики 8 и 9, реверсивный счетчик 10, мультиплексор II, блок 12 памяти, информационные входы 13, информационные выходы 14, вход 15 записи, вход 16 чтения, вход 17 синхронизации, выход 18 сигнала ответа записи и выход 19 сигнала ответа чтения.

Коэффициенты пересчета счетчиков 8-10 одинаковы.

Устройство работает следующим образом.

В исходном состоянии триггер 7 установлен, а триггеры 4-б, счетчики 8-10 сброшены. Процессы записи и считывания синхронизируются тактовыми сигналами с перио- 55 входы и выходы которого являются соответственно информационными входами и информационными выходами устройства, первый и второй элементы И, первые входы которых являются соответственно входом записи и входом чтения устройства, мультиплексор, первый и второй информационные входы которого подключены к выходам соответственно первого и второго счетчиков, выход мультиплексора подключен к адресному входу блока памяти, счетный вход первого счетчика подключен к инверсному выходу

дом повторения импульсов, равным длительности времени записи в блок 12 памяти.

При поступлении импульса записи на вход 15 он проходит через элемент И 1 и записывается в триггер 4. При этом сбрасывается триггер 7, наращивается содержимое счетчика 10, указывающего на количество слов в блоке 12 памяти, на вход режима блока 12 подается сигнал «Разрещение записи, блокируется прохождение сигнала

ственно информационными входами и информационными выходами устройства, первый и второй элементы И, первые входы которых являются соответственно входом записи и входом чтения устройства, мультиплексор, первый и второй информационные входы которого подключены к выходам соответственно первого и второго счетчиков, выход мультиплексора подключен к адресному входу блока памяти, счетный вход первого счетчика подключен к инверсному выходу

чтения через элемент И 2, выдается ответ- 3S первого триггера, к входу сложения реверный сигнал ответа записи на выход. После этого снимается входной сигнал записи на входе 15.

Нулевой сигнал на входе 15 записывается в триггер 4. При этом прекращается режим записи в блок 12 памяти, наращивается содержимое счетчика 8, который теперь указывает адрес следующего цикла записи в накопитель, разблокируется прохождение сигнала чтения через элемент И 2, снимается сигнал с выхода 18.

Если реверсивный счетчик 10 сброщен (в результате полного наполнения блока 12 памяти), то устанавливается триггер 6, что блокирует прохождение сигнала записи через элемент И 1.

На этом цикл записи заканчивается.

При поступлении импульса чтения на 16 происходит цикл считывания числа по адресу, определяемому счетчиком 9. Цикл чтения аналогичен циклу записи. К концу цикла чтения содержимое счетчика 9 увеличено на единицу, содержимое счетчика 10 уменьшено на единицу, триггер 6 сброшен, триггер 7 установлен или сброшен в зависимости от содержимого счетчика 10.

40

сивного счетчика и к второму входу второго элемента И, выход которого подключен к информационному входу второго триггера, прямой выход которого является выходом сигнала ответа чтения устройства, счетный вход второго счетчика подключен к инверсному выходу второго триггера, к управляющему входу мультиплексора, к входу вычитания реверсивного счетчика и к второму входу первого элемента Ц, выход которого

45 подключен к информационному входу первого триггера, прямой выход которого является выходом сигнала ответа записи устройства, тактовый вход первого триггера подключен к тактовому входу второго триггера и является входом синхроимпульсов

50 устройства, выходы реверсивного счетчика подключены к входам элемента ИЛИ-НЕ, отличающееся тем, что, с целью расширения области применения устройства за счет блокировки записи данных при переполнении памяти, оно содержит третий и четвертый триггеры, выходы которых подключены к третьим входам соответственно первого и второго элементов И, информационные входы третьего и четвертого триггеров подк пю55

При одновременном поступлении импульсов записи и чтения за счет того, что триггеры 4 и 5 работают по разным фронтам синхроимпульсов, первым изменяет свое со- стояние, например, триггер 4. При этом происходит цикл записи и блокируется до окончания цикла записи прохождение импульса чтения на триггер 5. По окончании цикла записи сигнал чтения проходит через элемент И 2 и устанавливает триггер 5. Происходит цикл чтения. Так обеспечивается поочередное обслуживание запросов записи и считывания при их одновременном поступлении.

Блокирование записи или считывания из блока памяти при соответственно заполненном или опустощенном накопителе расширяет область применения устройства и исключает вероятность потери или считывания ложной информации.

Формула изобретения

Буферное запоминающее устройство, содержащее блок памяти, информационные

ственно информационными входами и информационными выходами устройства, первый и второй элементы И, первые входы которых являются соответственно входом записи и входом чтения устройства, мультиплексор, первый и второй информационные входы которого подключены к выходам соответственно первого и второго счетчиков, выход мультиплексора подключен к адресному входу блока памяти, счетный вход первого счетчика подключен к инверсному выходу

0

сивного счетчика и к второму входу второго элемента И, выход которого подключен к информационному входу второго триггера, прямой выход которого является выходом сигнала ответа чтения устройства, счетный вход второго счетчика подключен к инверсному выходу второго триггера, к управляющему входу мультиплексора, к входу вычитания реверсивного счетчика и к второму входу первого элемента Ц, выход которого

5 подключен к информационному входу первого триггера, прямой выход которого является выходом сигнала ответа записи устройства, тактовый вход первого триггера подключен к тактовому входу второго триггера и является входом синхроимпульсов

0 устройства, выходы реверсивного счетчика подключены к входам элемента ИЛИ-НЕ, отличающееся тем, что, с целью расширения области применения устройства за счет блокировки записи данных при переполнении памяти, оно содержит третий и четвертый триггеры, выходы которых подключены к третьим входам соответственно первого и второго элементов И, информационные входы третьего и четвертого триггеров

1388951 34

чены к выходу элемента ИЛИ-НЕ, тактовые ственно первого и второго триггеров, вход входы третьего и четвертого триггеров под- режима блока памяти подключен к инверс- ключены к инверсным выходам соответ- ному выходу первого триггера.