Устройство для диагностирования аппаратуры обработки данных Советский патент 1988 года по МПК G06F11/00 

л

с

со со Q

оь

тестовых воздействий, элемент И 4, мультиплексор 5, блок 6 памяти тактовых частот, блок 7 памяти допусковых сигнатур, индикатор 8 координаты неисправности, элемент ИЛИ 9, триггер 10, генератор 11 тактовых импульсов, второй счетчик 12, регистр 13 сдвига, сумматор 14 по модулю два, дели- тель 15, блок 16 памяти запрещенньпс сигнатур, первый элемент 17 задержки, индикатор 18 сбоя, второй элемент 19 задержкис Использование бло

610

ков 3,6,7,16 памяти последовательности тестовых воздействий, тактовых частот, допусковых сигнатур и запрещенных сигнатур позволяет реализовать сквозное непрерывное диагностирование объекта без останова его на тестирование, обеспечить его работоспособность при неисправностях в контролируемом обьекте и свести к минимуму время диагностики, используя для этого нормальньй рабочий режим объекта о 1 ил

Изобретение относится к автоматике и вычислительной технике и мо- жет быть использовано при построении аппаратуры контроля. Цель изобретения - повышение быстродействия устройства. Устройство содержит первый счетчик 1, индикатор 2 отказа, блок 3 памяти последовательности

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении аппаратуры контроля.

Цель изобретения - повышение быстродействия устройства,

На чертеже изображена функциональная схема устройства для диагнотирования аппаратуры обработки данных ,

Устройство содержит первый счетчик 1, индикатор 2 отказа, блок 3 памяти последоватапьности тестовых воздействий, элемент И 4, мультиплексор 5, блок 6 памяти тактовых частот, блрк 7 памйти допусковых сигнатур, индикатор 8 координаты неисправности, элемент ИЛИ 9, триггер 10, генератор 11 тактовых импульсов, второй счетчик 12, регистр 13 сдвига сумматор 14 по модулю дв делитель 15, блок 16 памяти запрещеных сигнатур, первый элемент 17 задержки, индикатор 18 сбоя, второй элемент 19 задержки.

Объект 20 контроля, не входяпщй в состав устройства, содержит мультиплексоры 21-25 и узлы 26-30 обработки данных.

Устройство настраивается на каждый объект контроля,

При смене объекта контроля производится извлечение из розеток стары и установка новых м1- Кросхем блоков памяти, в которые запрограммирована следующая информация г в блок 3 памяти последовательности тестовых воздействий вводится алгоритм поиска

неисправностей, согласно которому просмотр контрольных точек осуществляется в последовательности прохождения информации по цепям с входа объекта :20 контроля на выход и каждой цепи в отдельности, независимо от их конструктивного размещения по узлам обработки; в блок 7 памяти допусковых сигнатур по каждому адресу, соответствующему координатам контрольной точки, вводятся коды допусковых сигнатур о

Блок 16 памяти запрещенных сигнатур при смене объекта диагностирования может не заменяться,так как в него записаны постоянные сигнатуры, наличие которых исключает прохождение данных по объекту диагностирования (это параметр сигнатуры логических нуля и единицы). Такие же сигнатуры могут быть введены по адресам некоторых контрольных точек блока памяти допусковых сигнатур, где невозможно получить устойчивые сигнатуры вследствие случайного закона изменения данных или, наоборот, необходимо регистрировать устойчивый логический О или Г с

ПpoгpaммIipoвaниe блока 7 памяти допусковых сигнатур осуществляется следующим образом: по адресу, состоящему, из двух частей кода сигнатуры и кода координат контрольной точки, записывается ноль и так далее для всех следующих допусковых сигнатур без изменения адреса контрольной точки, затем адрес контрольной точки увеличивается на единицу и записываются следующие допусковые сигнатуры. Блок 16 ламяти запрещенных сигнатур программируется наоборот: по адресам, соответствующим кодам запрещенных сигнатур, записываются единицы, по всем остальным - нули. Такая организация памяти позволяет откЛаться от применения схем сравнения при анализе исходной сигнатуры с эталонной и повысить эффективность использования ПЗУ.

Устройство работает следующим образом.

В исходном состоянии первый счетчик 1 обнулен, на его выходах логические нули, которые поступают на адресный вход блока 3 памяти последовательности тестовых воздействий. На выходе блока 3 появляется код, записанный по нулевому адресу, определяющий координаты начальной контрольной точки. Этот код поступает параллельно на адресные входы следующих блоков: мультиплексоров 21-25 контрольных точек объекта контроля, где код определяет код контрольной точки, мультиплексора,5, где код определяет номер ячейки, блока 6 памяти тактовых частот контрольных точек, код с вькода которого определяет тактовую частоту контрольной точки, блока 7 памяти допусковых сигнатур, где поступающий код производит выбор разрешенных допусковых сигнатур для каждой контрольной точки и на адресные входы индикатора 8 координаты неисправности, который загорается при поступлении сигнала с выхода элемента ИЛИ 9 в случае возникновения неисправности.

Устройство находится в таком состоянии до прихода сигнала запуска Старт, которьй производит начальную синхронизацию объекта контроля с устройством (этим сигналом, например, может быть циклически выдаваемый сигнал Начало информационного кадра данных), Передним фронтом этого сигнала включается в единичное состояние триггер 10, выключение которого осуществляется сигналом Стоп или Сброс, Сигнал с выхода триггера 10 запускает генератор 11, который выдает опорную частоту на вход второго счетчика 12 с переменным коэффициентом деления. Коэффициент деления, а следовательно, и частота с выхода счетчика 12

определяются кодом, поступающим на его входы задания коэффициента пересчета с выхода блока 6 памяти тактовых частот контрольных точек,

С выхода счетчика 12 тактовые импульсы поступают на тактовый вход регистра 13 сдвига, который осуществляет циркуляцию диагностической

информации, поступившей с контрольной точки через мультиплексор 5 на вход сумматора 14 по модулю два, который образует обратную нелинейную связь,посредством того, что входы

сумматора 14 по модулю два соединены (например, с 16, 12, 9 и 7) выходами сдвигового регистра 13, обра- ,зуя сигнатурный регистр. Тактовые импульсы с выхода счетчика }-2 поступают также на вход делителя 15, имеющего постоянный коэффициент деления (например, равный 65535 для осуществления полного перебора логических состояний для 16-разрядного регистра сдвига), Так как коэффициент деления делителя 15 постоянен, то увеличение или уменьшение времени для получения свертки :диагностической ин- формации определяется частотой, с вы- хода счетчика 12.

В момент окончания свертки с выхода переполнения делителя 15 вьда- ется сигнал Строб, разрешающий считывание информации с выходов блоков памяти допусковых 7 и запрещенных

16сигнатур. Если по адресу, состоящему из двух частей (кода сигнатуры р кода координат контрольной точки), в блок 7 памяти допусковых сигнатур записан логический О (сигнатура вошла в допусковую зону), то через время, равное времени включения блока памяти допусковых сигнатур и элемента ИЛИ 9 (ориентировочно

40 не), на выходе первого элемента

17задержки появляется сигнал, поступающий на его вход с выхода переполнения делителя 15. Этот сигнал производит обнуление регистра 13 сдвига и поступает на вход первого счетчика 1, содержимое которого увеличивается на единицу. После этого начинается сбор диагностической информации со следующей контрольной точки. Опрос всех контрольных точек циклически повторяется до тех пор, пока не возникает неисправность. В этом случае сигнал Стоп, поступая на управляющий вход первого элемента

17 задержки, sanpeaiaeT выдачу сигнала на переключение первого счетчика 1 о

Если сигнатура какой-либо контрольной точки не вошла в допусковую зону, то на выходе блока памяти до- пусковых сигнатур появляется логическая 1 (сигнал Стоп), которая включает индикатор 18 сбоя и, пройдя элемент ИЛИ 9, поступает на вход синхронизации индикатора 8 координаты неисправности, в результате на нем высвечивается номер ячейки и номер контрольной точки. Параллельно сигнал Стоп поступает на вход триггера 10 и переключает его в нулевое состояние, з результате сигнал на его выходе пропадает, что останавливает выдачу импульсов генератора 11. Сигнал с выхода элемента ИЛИ 9 также поступает на вход второго элемента 19 задержки, время задержки которого определяет время индикации координаты неисправности. Через время задержки на выходе второго элемента 19 задержки появляется сигнал Сброс, который обнуляет счетчик 1, делитель 15, а через него и регистр 13 сдвига, счетчик 12 и триггер 10. Устройство переходит в режим ожидания сигнала Старт с объекта 20 контроля и по его приходу включает генератор 11, осуществляя начальную синхронизацию устройства с объектом контроля. По сигналу Сброс на выко де элемента ИЛИ 9 снова появляется логический О, индикаторы 18 и 8 гаснут.

Если при повторном цикле опроса контрольных точек неисправность не самоустранилась и требуется вмешательство оператора, то цифры, указывающие место неисправности, загораются и гаснут, время их горения определяется временем задержки, на которое настроен второй элемент 19 задержки (например, 5с), а время, на которое они гаснут, определяется удалением неисправной контрольной точки от входа (например 0-3 с). Возможны случаи использования запрещенных сигнатур в качестве допусковых (например, сигнал на какой-то контрольной точке должен быть только логической 1 и никаким другим или наоборот). В этом случае логический О с выхода блока 7 памяти допусковых сигнатур, соответствующий допусковой сигнатуре, поступает на вход выбора блока 16 памяти запрещенных сигнатур и исключает появление информации на его выходе, предотвращая загорание индикатора 2 отказа. Если сигнатура контрольной точки оказывается запрещенной и не входит в до- пусковую зону, на выходе блока 16

Q памяти запрещенных сигнатур появляется логическая 1, которая включает индикаторы отказа 2 и координаты неисправности 8, которые начинают мерцать, как и в рассмотренном слус чае с сигнатурой, не вошедшей в допусковую зону.

Формула изобретения

0 Устройство для диагностирования аппаратуры обработки данных, содержащее регистр сдвига, делитель, генератор тактовых импульсов, сумматор по модулю два, элемент ШШ, триггер

5 и индикатор сбоя, причем единичный выход триггера соединен с входом запуска генератора тактовых импульсов, группа входов сумматора по модулю два соединена с группой разрядных

,. выходов регистра сдвига, выход сумматора по модулю два соединен с информационным входом регистра сдвига, единичный вход триггера является входом запуска устдойства, отличающееся тем, что, с целью

5 |повьш1ения быстродействия устройства, в него введены два счетчика, блоки памяти последовательности тестовых воздействий, тактовых частот, допусковых сигнатур и запрещенных сигнатур, два элемента задержки, элемент И, индикатор отказа и индикатор координаты неисправности, причем информационный выход первого счетчика соединен с адресным входом блока памяти последовательности тестовых воздействий, информационный выход которого соединен с информационным входом индикатора координаты неисправности, адресньм входом блока памяти

0 тактовых частот и старшими разрядами адресного входа блока памяти допусковых сигнатур, выход мультиплексора соединен с входом сумматора по модулю два, информационный выход ре5 гистра сдвига соединен с адресным входом блока памяти запрещенных сигнатур и младшими разрядами адресного входа блока памяти допусковых

0

сигнатур, информационньй выход которого соединен с входом индикатора сбоя, первым входом элемента ИЛИ и входом выборки блока памяти запрещенных сигнатур, информационный выход которого соединен с информационным входом индикатора отказа и вторым входом элемента ИЛИ, выход которого соединен с входом синхронизации индикатора координаты неисправности, первым нулевым входом триггера и инверсным входом элемента И, выход которого соединен с установочным входом регистра сдвига и счетным входом первого счетчика, выход генератора тактовых импульсов соединен со счетным входом второго счетчика, выход

первого элемента задержки, выход которого соединен с прямым входом элемента И, выход элемента ИЛИ через второй элемент задержки соединен с установочными входами делителя первого и второго счетчиков и вторым нулевым входом триггера, младшие разряды информационного выхода блока памяти последовательности тестовых воздействий образуют информационный выход устройства для подключения к входу задания номера контрольных точек объекта контроля, старшие разряды информационного выхода блока памяти последовательности тестовых воздействий соединены с управляющим входом мультиплексора, группа информационных входов которого образует

переполнения которого соединен с тактовым входом регистра сдвига и счет- 20 r Pyf ny информационных входов устрой- ным входом делителя, выхэд перепол- ства для подключения к выходам объек- нения которого соединен с входом выборки блока памяти допусковых сигнатур, тактовым входом блока па- мяти запрещенных сигнатур и входом 25

та контроля, информационный блока памяти тактовых частот соединен с входом задания коэффициента пересчета второго счетчика.

первого элемента задержки, выход которого соединен с прямым входом элемента И, выход элемента ИЛИ через второй элемент задержки соединен с установочными входами делителя первого и второго счетчиков и вторым нулевым входом триггера, младшие разряды информационного выхода блока памяти последовательности тестовых воздействий образуют информационный выход устройства для подключения к входу задания номера контрольных точек объекта контроля, старшие разряды информационного выхода блока памяти последовательности тестовых воздействий соединены с управляющим входом мультиплексора, группа информационных входов которого образует

r Pyf ny информационных входов устрой- ства для подключения к выходам объек-

r Pyf ny информационных входов устрой- ства для подключения к выходам объек-

та контроля, информационный блока памяти тактовых частот соединен с входом задания коэффициента пересчета второго счетчика.