Устройство для контроля и диагностики цифровых блоков Советский патент 1984 года по МПК G06F11/16 

тура - канальная сигнатура устройства, седьмой вход которого является входом режима Одиночный - циклический устройства, третий и четвертьой входы коммутатора являются управляющими входами режима Общая сигнатура - канальная сигнатура и Контроль произвольной точки устройства соответственно.

2. Устройство по П.1, отличающееся тем, что блок управ1 ления содержит генератор тактовых импульсов, первый и второй триггеры, третий мультиплексор, первый и второй элементы И, формирователь одиночного импульса, дешифратор перехо дов, дешифратор управляющих сигналов,, счетчик, шифратор, шесть элементов ИЛИ, элемент И-НЕ, причем выход генератора тактовых импульсов подключен к первым входам первого и второго элементов И и к первому установочному входу второго триггера, единичный выход которого подключен к второму входу второго элемента И, третий вход которого Объединен с входом синхронизации дешифратора переходов и подключен к прямому выходу третьего мультиплексора, вход синхронизации которого подключен к нулевому.ВЫХОДУ второго триггера, вход сброса которого подключен к двенадцатому выходу дешифратора управляквдих сигналов, второй вход первого элемента И подключен к единичному выходу первого триггера, установочный вход которого подключен к восьмому выходу дешифратора управляющих сигналов, инверсный выход третьего мультиплексора подключен к входу синхронизации дешифратора управляющих сигналов, адресные входы третьего мультиплексора, дешифратора переходов, дешифратора управляющих сигналов соответственно объединены и подключены к соответствующим выходил счетчика, счетный вход которого подключен к выходу второго элемента И, а вход сброса объединен с вторым установочным входом второго триггера и подключен к выходу формирователя одиночного импульса, вход которого является входом Пуск устройства, первый вход первого элемента ЛИ шифратора объединен с первым Bxq ом пятого элемента ИЛИ шифратора подключен к четвертому выходу деифратора переходов, второй вход ервого и первый вход четвертого лементов ИЛИ шифратора объединены подключены к шестому выходу дешифатора переходов, третий вход перого и вторые входы четвертого и пяого элементов ИЛИ шифратора объединены и подключены к седьмому выходу ешифратора перехолов, четвертый ход nepBof-o и третий вход пятого,, элементов ИЛИ шифратора объединены и подключены к девятому выходу дешифра1тора переходов, пятый вход первого, первый вход второго, третий вход четвертого и четвертйй вход пятого элементов ИЛИ шифратора объе.динены и подключены к десятому выходу дешифратора переходов, шестой вход первого, второй вход второго и четвертый вход четвертого элементов ИЛИ шифратора объединены и подключены к одиннадцатому выходу дешифратора переходов, седьмой вход первого,третий вход второго и первый вход третьего элементов ИЖ шифратора объединены и подключены к двенадцатому выходу дешифратора переходов, восьмой вход первого и пятые входы четвертого и пятого элементов Р{ЛИ шифратора объединены и подключены к четырнадцатому выходу дешифратора перехрдов девятый вход первого, четвертый вход второго, второй вход третьего и шестой вход пятого элементов ИЛИ шифратора объединены и подколочены к пятнадцатому выходу дешифратора переходов, выходы первого, второго, третьего, четвертого и пятого элементов ИЛИ шифратора подключены к соответствутощим входам занесения счетчика, первый вход первого элемента ИЛИ под- ктаочен к первому выходу дешифратора управляющих сигналов, второй выход которого является третьим выходом блока управления, второй вход второ.го и первый вход третьего элементов ИЛИ объединены и подключены к шестому выходу дешифратора управляющих сигналов, тринадцатый выход которого подключен к второму входу третьего элемента ИЛИ, третий вход которого объединен с третьим входсгм второго элемента ИЛИ и подключен к одиннадцатому выходу дешифратора управляющих сигналов, первые входы второго, четвертого, пятого и шестого элементовМЛИ и вход элемента НЕ объединены и подключены к выходу формирователя одиночного импульса, второй вход четвертого элемента ИЛИ подключен к третьему выходу дешифратора управляющих сигналов и является пятым выходом блока управления, вторые BXOJ5J пятого и шестого элементов ИЛИ объединены и подключены к девятому выходу дешифратора управляющих сигналов, выход шестого элемента ИЛИ подк лючен к входу сброса первого триггера, нулевой и пятый выходы дешифратора управляющих сигналов являются ссютветственно вторые и седьмым выходами блока управления, выходаа первого, второго, третьего,четвертого и пятого элементов ИЛИ и элемента НЕ являются соответственно десятым, BocbMt, шестым, первым, двенадцатью, одиннадцатым и девятым выходами блока управления, выход первого элемента И является четвертым выходом блока управления, нулевой, первый, второй, третий, пятый, восьмой и тринадцатый информационные входы третьего мультиплексора объединены и подключены к шине единичного потенциала, четвертый, шестой, девятый, десятый, двенадцатый и четырнадцатый информационные входы третьего мультиплексора

являются соответственно третьим, вторым, четвертым, шестым, седьмым и первым входами блока управления, седьмой и пятнадцатый входы третьего мультиплексора объединены и подключены к шине нулевого потенциала, выход формирователя одиночного импуль са является двенадцатым выходом блока управления.

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И ДИАГНОСТИКИ ЦИФРОВЫХ БЛОКОВ, содержащее блок управления, сигнатурный анализатор, блок выбора следующего канала, регистр коммутации, регистр каналов, блок магистральных коммутаторов, схему сравнения, причем первый выход блока управления соединен с первым входом блока выбора следующего канала, выход которого подключен к первому входу блока управления, второй выход блока управления подключен к входу записи регистра коммутации, первый выход которого подключен к первому входу блока маги стральных коммутаторов, первый выход которого является выходом устройства, третий выход блока управления подключен к входу записи регистра каналов, выход которого подключен к первому входу схемы сравнения, выходом подключенной к второму входу блока управления, четвертый, пятый и шестой выходы блока управления подключены соответственно.к первому, второму и третьему входам сигнатурного анализатора, отличающееся тем, что, с целью уменьшения объема оборудования оно содержит регистр адреса, счетчик адреса, блок постоянной памяти, триггер, счетчик каналов, первый и вторЬй мультиплексоры, коммутатор, первый вход кюторого является информационным входом устройства, а выход подключен к четвертому входу сигнатурного анализатора, второй вход комму-, татора подключен к выходу первого мультиплексора, первый вход которого подключен к второму выходу блока магистральных коммутаторов, второй вход которого подключен к второму выходу регистра коммутации и к перт вому входу второго мультиплексора, выход которого подключен к второму входу первого мультиплексора и к третьему входу блока управления, седьмой и восьмой выходы которого подключены соответственно к счетному и установочному входам счетчика каналов, выход которого подключен к третьему входу первого мульти-§ плексора и к вторым входам второго КЛ мультиплексора и схемы сравнения, девятый выход блока управления подключен к входу занесения регистра 1 адреса, счетный вход которого под,ключен к второму выходу блока управ-g ления, информационный вход регистра I адреса является адресным входом уст4 ройства, а выход подключен к информационному входу счетчика адреса, 1 счетный вход и вход занесения кото- рого подключены соответственно к десятому и одиннадцатому выходам .блока сд управления, двенадцатый выход- блока управления подключен к установочным о а: входам регистра коммутации и реги- : стра каналов, выход счетчика адреса подключен к адресному входу блока постоянной памяти, выход которого подключен к третьему входу блока магистральных коммутаторов, вторым входам регистра коммутации, регистра каналов и к входу установки триггера, вход сброса которого подключен к первому выходу блока управления, единичный выход триггера подключен к четвертому входу блока управления, пятый вход которого является входом . Пуск устройства, шестой вход которого является входом Общая сигна

Изобретение относится к области вычислительной техники и предназначено для тестового контроля и днаг ностикй цифровых блоков, узлов и приборов.. Известно устройство для тестоврг 5 контроля цифровых узлов цифровой вычислительной машины, содержащее блок памяти (тepминaлoв, предназначенный для хранения тестовой программы, блокввода, через которы передается информация из блока памяти 8 регистр тестов или регистр управления, дешифраторы/ управляющи работой переключателей/ которые слу жат для подключения напряжений, вырабатываемых блоком напряжений, к схемсш сравнения, формирователи входных сигналов и индикаторы 11 . Недостатком этого устройства является то, что оно не может быть пр менено для контроля блоков, на кото рые необходимо подавать стимулирующ сигналы, с высокой частотой, так как скорость ввода стимулирующих сигналов ограничивается устройством ввод Дй)угим недостатком является невозможность подачи на его входа циклических последовательностей стимулирующих сигналов, что позволяло ба 1наблюдать ответные реакции контролн груемого блока с целью диагностики, например, на экране осциллографа,та как в этом устройстве нет блока, обеспечивающего циклическое формиро вание стимулирующих сигналов с дос:таточно высокой частотой. Кроме тог устройство не позволяет проводить диагностику до элемента включительн в контролируемом блоке. . Наиболее близким к данному изобретению является устройство для кон роля и диагностики логических узлов содержащее блок терминалов, блок вво да-вывода, три регистра, блок опорных напряжений, каналы по числу контактов проверяемого узла, каждай канал содержит дешифратор, переключатель, узел сравнения, формирователь импульса, причем выход блока теЕ 1иналов соединен с первым входом блока ввода-вывода, первый выход которого соединен с входом блока терминалов, второй вход блока ввода-вывода соединен с входом второго регистра и вторым входом первого регистра, выходы Третьего регистра соединены соответственно с управляющими входами дешифраторов, выходы которых соответственно с первыми входами переключателей, вторые входы которых соединены с выходом блока опорных напряжений, первые выходы переключателей соединены соответственно с первыми информационными входами узлов сравнения, вторые информационные входы которых соединены соответственно с выходными контактами проверяемого узла, входные контакты которого соединены соответственно с выходами формирователей, входы которых соединены соответственно со ВТОРШ4И выходами переключателей, а также элемент И-ИЛИ, регистр сдвига, блок управления, преобразователь импульсного сигнала в сигнатуру, два блока памяти, причем управляюцдай вход регистра сдвига соединен с первым входом блока управления, вто.оой выход которого соединен с управляющими входами узлов сравнения, первая группа выходов блока управления соединена с управляющими входами первого и второго блоков памяти,выхода первого блока памяти соединены соответственно с информационными входами дешифраторов,выходы второго блока памяти соединены с группой информационных входов регистра сдвига, выходы которого соединены с входами третьего регистра и с информационными входами первых блоков памяти, информационный вход регистра сдвига соединен с выходом элемента И-ИЛИ, первый вход которого соединен с первым входе блока преобразования импульсного сигнала в сигнат у и является входом устройства, второй вход элемента И-ИЛИ соединен с вторым выходом первого регистра,пеовый вход которого соединен с выходом регистра сдвига, второй вход первого регистра соединен с выходом блок преобразования импульсного сигнала в сигнатуру, выход второго регистра соединен с первым входом блока упра ления, третий выход которого соединен с вторым входом элемента И-ИЛИ, третий вход блока ввода-вывода соединен с второй группой выходов блок управления, третья группа выходов которого соединена с вторым входом блока преобразования кода, второй вход блока управления соединен с вы ходом второго регистра Г21. Недостаток устройства - его слож ность, которая обуславливает низкую надежность работы. Цель изобретения - уменьшение объема оборудования. Поставленная цель достигается тем, что в устройство, содержащее блок управления, сигнатурный анализатор, блок выбора следующего кана ла,регистр коммутации, регистр каналов, блок магистральных коммутаторов, схему сравнения, причем первый выход блока управления соединен с первым входом блока выбора следующего канала, выход которого подключен к первому входу блока управления, второй выход блока управления подклю чен к входу записи регистра коммутации, первый выход которого подключен к первому входу блока магистральных коммутаторов, первый выход которого является выходом устройства, третий выход блока управления подключен к входу записи регистра каналов, выход которого подключен к первому вхорЛ/ схемы сравнения, выходом подключенной к второму входу блока управления, четвертый, пятый и шестой выходы блока управления подключены соответственно к первому, второму и тре тьему входам сигнатурного анализатора, введены регистр адреса, счетчики адреса, блок постоянной памяти триггер, счетчик каналов, первый и второй мультиплексоры, коммутатор, первый вход которого является информационным входом устройства, а выход подключен к четвертому входу сигнатурного анализатора, второй ) вход коммутатора подключен к выходу первого мультиплексора, первый вход которого подключен к второму выходу блока магистральных коммутаторов, второй вход которого подключен к второму выходу регистра коммутации и к первому входу второго мульти-. плексора, выход которого подключен к второму входу первого мультиплек-. сора и к третьему входу блока управления, седьмой и восьмой выходы которого подключены соответственно к счетному и установочному BXO дам счетчика каналов, выход которого подключен к третьему входу первого мультиплексора и к входам второго мультиплексора и схемы сравнения, девятый выход блока управления подключен к входу занесения регистра адреса, счетный вход которого подключен к второму выходу блока управления, информационный вход регистра адреса является адресным входом устройства, а выход подключен к информационному входу счетчика адреса, счетный вход и вход занесения которого подключены соответственно, к десятому и одиннадцатому выходам . блока управления, двенадцатый выход блока управления подключен к установочным входам регистра коммутации и регистра каналов, выход счетчика адреса подключен к адресному входу блока постоянной памяти, выход которого подключен к третьему входу блока магистральных коммутаторов,втГорым входам регистра коммутации, регистра каналов и к входу установки триггера , вход сброса которого подключен к первому выходу блока управления, единичный выход триггера подключен к четвертому входу блока управления, пятый вход которого является входом Пуск устройства, шестой вход которого является входом Общая сигнатура - канальная сигнатура устройства, седьмой вход которого является входом режима Одиночный - циклический устройства, третий и четвертый входы коммутатора являются управляющими входами режима Общая сигнатура канальная сигнатура и Контроль произвольной точки устройства соответственно. Кроме того, блок управления содержит генератор тактовых импульсов, первый и второй триггеры, третий мультиплексор, первый и второй элементы И, формирователь одиночного импульса, дешифратор переходов, дешифратор управляющих сигналов, счетчик, шифратор, шесть элементов ИЛИ, элемент И-НЕ, причем выход генератора тактовых импульсов подключен к первым входам первого и второго элементов И и к первому установочному входу второго триггера, единичный выход которого подключен к второму входу второго элемента И, третий вход которого объединен с входом синхронизации дешифратора переходов и подключен к прямому выходу третьего мультиплексора, вход синхронизации которого подключен к нулевому выходу второго, триггера вход сброса которого подключен к двенадцатому выходу дешифратора управляющих сигналов, второй вход первого элемента И подключен к единичному выходу первого триггера, установочный вход которого подключен к восьмому выходу дешифратора управляющих сигналов, инв;ерсный выход третьего мультиплексора подключен к входу синхронизации дешифратора управляющих сигналов, адресные входы третьего мультиплексора, дешифратора переходов, дешифратора управляющих сигналов соответственйо объединены и подключены к соответствующим выходам счетчика,счетный вход которого подключен к выходу второго элемента И, а вход сброса объединен с вторым установочным вхо. дом второго триггера и подключен к выходу формирователя одиночного импульса, вход которого является входом Пуск устройства, первый вход первого элемента ИЛИ шифратора объединен с первым входом пятого элемента ИЛИ шифратора и подключен к четветому выходу дешифратора переходов, второй вход первого, и первый вход четвертого элементов ИЛИ шифратора объединены и подключены к шестому выходу дешифратора переходов, третий вход первого и вторые входы четеертого и пятого элементов ИЛИ шифратора объединены и подключены к седьмому выходу дешифратора переходов, четвертый вход первого и третий вход пятого элементов ИЛИ шифратора объединены и подключены к девятому выходу дешифратора переходов, пятый вход первого, первый вход второго, третий вход четвертого и четвертый вход пятого элементов ИЛИ шифратора объединены и подключены к десятому выходу дешифратора переходов, шестой вход первого, второй вход второго и четвертый вход четвертого элементов ИЛИ шифратора объединены и подключены к одиннадцатому выходу дешифратора переходов, седьмой вход первого, третий вход второго и первый вход третьего элементов ИЛИ шифратора объединены и подключены к двенадцатому выходу дешифратора пераходов, восьмой вход первого и пятые входы четвертого и пятого элементов ИЛИ шифратора объединены и подключены к четырнадцатому выходу дешифратора переходов, девятый вход первого, четвертый вход второго, второй вход третьего и шестой вход пятого элементовИЛИ шифратора объединены и подключены к пятнадцатому выходу дешифратора переходов, выходы первого, второго, третьего, четвертого и пятого элементов ИЛИ шифратора подключены к соответствуквдим входам занесения счетчика, первый вход пер вого элемента ИЛИ подключен к первому выходу дешифратора управляющих сигналов, второй выход которого является третьим выходом блока управления , второй вход второго и первый вход третьего элементов ИЛИ объеди.нены и подключены к шестому выходу

дешифратора управляющих сигналов, тринадцатый выход которого подключен к второму входу третьего элемента ИЛИ, третий вход которого объединен с третьим входом второго элемента ИЛИ и подключен к одиннадцатому выходу дешифратора управляющих сигналов, первые входы второго, четвертого, пятого и шестого элементов ИЛИ и вход элемента НЕ объединены и подключены к выходу формирователя одиночного импульса, второй вход четвертого элемента ИЛИ подключен к третьему выходу дешифратора управляющих сигналов и является пятым выходом блока: управления, вторые входы пятого и шестого элементов ИЛИ объединены и подключены к девятому выходу дешифратора управляющих сигналов, выход шестого элемента ИЛИ подключен к входу сброса первого триггера, нулевой и пятый выходы дешифратора управляющих сигналов являются соответственно вторым и седьмым выходами блока управления, выходы первого, второго, третьего, четвертого и пятого элементов ИЛИ и элемента НЕ являются соответственно десятым, восьмым, шестым, первым двенадцатым, одиннадцатым и девятым выходами блока управления, выход первого элемента И является четвертым выходом блока управления, нулевой, первый, второй, третий, пятый, восьмой и тринадцатый информационные Входы третьего мультиплексора объединены и подключены к шине единичного потенциала, четвертый, шестой, девятый, десятый, двенадцатый и четырнадцатый информационные входы третьего мультиплексора являются соответственно третьим, вторым, четвертьм, шестым, седьмым и первым входами блока управления, седьмой и пятнадцатый входа третьего мультиплексора объединены и подключены к шине нулевого потенциала, выход формирователя одиночного импульса является двенадцатым выходом блока управления.

В данном устройстве для диагностики неисправностей в цифровой радиоаппаратуре используется метод сигнатурного анализа, который позволяет обнаруживать неисправные компоненты без их удаления из проверяемого устройства, следующим образом. При подаче на входы проверяемого устройства тестовых последовательностей снимаемые с выходов проверяемого устройства или выходов отдельных компонентов последовательности двоичных сигналов подаются на вход генератора сигнатур, который представляет собой (генератор псевдослучайной двоичной последовательности, на вход которого через сумматор по модулю два подается проверяемая последовательность. Генератор псевдослучайной последова тельности представляет реПистр сдви с обратными связями, которые через сумматор по модулю два соединяются с входами регистра сдвига. Если на вход генератора через сумматор по модулю два подать проверяемую после довательность, то это равносильно делению этой последовательности на характеристический многочлен генератора. После окончания деления проверяемых последовательностей на характеристический многочлен в регистре сдвига остаются остатки от деления, которые определяют вид входной последовательности и называются сигнатурами. Вероятность необнаружения ошибки при сигнатурном анализе приблизительно равна Yi п, где п --количество разрядов в регистре сдвига в ГПСП, и не зависит от длины проверяемой последовательности. в данном устройстве тесты храня ся в блоке постоянной памяти (ПЗУ), который представляет набор сменных типовых модулей, что упрощает смену тестов при проверке разнотипных устройств, изменение тестов. так ка время считывания информации из ПЗУ значительно меньше чем из ОЗУ, то это ПОЗВОЛИТ проводить диагностику устройств на .более высокой частоте, что увеличит достоверность проверки Разрядность ПЗУ в устройстве рав на сумме количества входов и выходов в проверяемом устройстве плюс один разряд. В этот дополнительный разряд записывается признак конца теста. Кадр теста хранится в Р раЬрядах ПЗУ. Тест из кадров хранится в {N+2)p разрядах ПЗУ. Каждый кадр теста хранится в ПЗУ по одному адре су. Первые два кадра теста служебные, которые не входят собственно в тест проверки. В первом служебном кадре записана программа коммутации блока программных коммутаторов,благодаря чему возможна подача стимули рующих сигналов на проверяемое устройство и прием ответных реакций с проверяемого устройства. Коммутационная информация записывается в позиционном коде. Единица соотве: ствует входу проверяемого устройства, а нуль - выходу. Во втором служебном кадре записано в двоичном коде количество каналов (суммарное количество входов и выходов в проверяемом устройстве. С третьего кадра начинается собс венно тест, который кончается N+2 кадром, если собственно тест состои из N кадров. В устройстве возможно получение однойобщей сигнатуры проверяе мото устройства, которое подклнзчается к устройству через разъем. Это достигается благодаря многократной подаче теста (служебные кадры подаются только один раз на проверяемое устройство по количеству выходных каналов в проверяемом устройстве. Причем ответная реакция проверяемого устройства по каждому выходному каналу поступает по очереди на сигнатурный анализатор, что позволяет получить на информационном входе сигнатурного анализатора непрерывный поток информации, который сжимается сигнатурным анализатором до сигнатуры, по которой можно судить о исправности проверяемого устройства. В случае получения неправильной общей сигнатуры можно снять сигнатуры каждого выходного канала и обнаружить канал, с выхода которого поступает неправильный поток информации. Это позволит локализовать fpyn,пу микросхем, среди которых есть неисправная. Затем путем последовательного снятия сигнатур в локализованной группе микросхем найти точку в схеме с неправильной сигнатурой, что позволит обнаружить неисправную микросхему.. На фиг. 1 представлена структурная схема устройстваJ на фиг. 2 и 3 - функциональная схема блока управления и блок-схема алгоритма его работы. На фиг. 1 обозначено: блок 1 управления, регистр 2 адреса, счетЧик 3 адреса, блок 4 постоянной памяти, блок 5 выбора следующего канала, счетчик 6 каналов, сигнатурный анализатор 7, коммутатор 8, блок 9 магистральных коммутаторов, триггер 10, регистр 11 коммутации, регистр 12 каналов, первый 13 и второй 14 мультиплексоры, схема сравнения 15, адресный вход 16, вход-выход 17 и информационный вход 18 устройства. На фиг. 2 и 3 обозначено; генератор 19 тактовых импульcos, первый 20 триггер, третий мультиплексор 21, первый элемент И 22, формирователь 23 одиночного импульса, второй триггер 24, дешифратвр 25 переходов, дешифратор 2б упрв5Д ющих сигналов, второй элемент {Г. 27, счетчик 28, шифратор 2 7элементы ИЛИ 30-40 элемент И-НЕ 41, выходы с первого по двенадцатый 42-53, входы с первого по седьмой 54-60, номедза проводов в жгутах 61-70, 71-79, Ч 80-89, номера блоков алгоритма 90105 на блок-схеме. Блок 1 управления задает режимы работы всего устройства в соответстии с ал1::оритмом, показанным на фиг. 3. Рёжим1 работы блока 1 управ 5 ления определяется входными сигналами, которые подаются на информацион ные входы мультиплексора 21, послед вательность анализа которых определ ется содержимым счетчика 28 состояний. Если в счетчике 28 записан код по которому выбирается информационный вход мультиплексора 21, на кото рый поступает 1, то она с прямого выхода мультиплексора 21 поступает на элемент И 27, разрешая прохождение следующего ТИ на счетный вход счетчика 28, и на разрешающий вход дешифратора 25 переходов, запрещая его работу. Одновременно с инверсного выхода мультиплексора 21 инвертированная 1 поступает на разрешающий вход дешифратора 26 управляющих сигналов, в результате на его выходе,номер которого соответствует коду, поступающему ка входы дешифратора 26 с выхода счетчика 28, сформирует ся сигнал, который выполнит оператор, номер которого равен коду, записанному в данном такте в счетчике 28. С приходом следующего ТИ счетчик 28 перейдет в следующее по порядку состояние, т,е. его содержимое увеличится на единицу. В соответствии с новым кодом в счетчике 28 анализируется следующий по порядку информационный вход мультипле сора 21, т.е. блок 1 управления переходит к выполнению следующего по порядку оператора алгоритма. Если по коду, записанному в счет чике 28, выбирается информационный вход мультиплексора 21, на который подается О, то он с прямого выход мультиплексора 21 поступает на элемент И 27, запрещая прохождение следующего ТИ на счетный вход счетчика 28, и на разрешающий вход дешифратора 25 переходов, разрешая его работу. Одновременно с инверсно го выхода мультиплексора 21 инвертированный О поступает на разрешающий вход дешифратора 26 управляю щих сигналов, запрещая его работу. А на выходе дешифратора 25, номер которого соответствует коду, поступ ющему на вход дешифратора 25 с выхода счетчика 28, сформируется сигнал, который подается на шифратор. 29, на соответствующем выходе которого сформируется код, который запи сывается в счетчик 28 уо тояиий. Причем код определяется соединением этЬго выхода дешифратора 25 с элементами 30-34 ИЛИ шифратора 29. Поэтому содержимое счетчика 28 состоя ний может как увеличиваться, так и уменьшаться на произвольное количес во единиц. В соответствии с новым кодом в счетчике 28 анализируется информационный вход мультиплексора 21, номер которого определяется содержимым счетчика 28 и блок 1 управления переходит к выполнению оператора, номер которого не является следующим по порядку к выполненному предьщущему. оператору. Входы 59 и 60 могут быть в одном из двух положений: 59 - Общая сигнатура (ОС) - Канальная сигнатура (КС), 60 - Одиночный (Один) - Циклический (Цикл). При нуле на выходе 59 (ОС) устройство позволяет получить одну общую для всех каналов сигнатуру путем последовательной обработки ответных реакций каналов при подаче тестовых последовательностей на входы проверяемого устройства. Причем тест подается на входы проверяемого устройства столько раз, сколько выходных каналов у проверяемого устройства. Приединице на входе 59 (КС) устройство позволяет получать последо-.вательно одну за другой по возрастанию номера канала сигнатуры для каждого канала. Переход от одного канала к другому происходит с помощью блока 5 выбора следующего канала flo сигналу на его входе. Вход 60 определяет раЪоту устро ства в одиночном режиме, когда формируется сигнатура по одному сигналу Старт, или в циклическом реЖиме, когда формируется сигнатура многократно по множеству сигналов Cj-apT. . Устройство позволяет получать общую сигнатуру как одиночную, так и циклическую. Ка-нальные сигнатуры можно получать только в циклическом режиме, так как при нуле на входе 60 (Одиночный) устрой ство прерывает работу, индицируя сиг натуру последнего проверенного канала. Регистр 2 адреса предназначен для хранения адреса начала теста, котоЕНЛЙ хранится в блоке 4. Начальный адрес набирается, вручную на входе 16. Счетчик 3 адреса предназначен для обхода всех адресов блока 4, начиная с адреса начала теста, по которым записан тест проверки контролируемого устройства. Блок 4 предназначен для хранения тест-программ. Блок 5 выбора следующего канала предназначен для управления последо- вательным получением канальных сигнатур путем подачи сигнала по управляющему входу. Счетчик 6 каналов предназначен для пбдсчета количества проанализированных каналов. Сигнатурный анализатор 7 предназначен для формирования сигнатур из информационных последовательностей, которые поступают в режимах ОС и КС с выхода мультиплексора 13, а в режиме Контроль произвольной точки (КИТ), - с информационного входа 18 который представляет щуп, на который подается проверяемая информация путем касания наконечником щупа про веряемой точки. Информационный вход сигнатурного анализатора 7 соединяе ся с выходом коммутатора 8. На первые три входа сигнатурного анализатора 7 подаются с блока 1 управления сигналы Старт, Стоп и такто вые импульсы (ТИ). Сигнатурный анализатор 7 является выходным блоком устройства, на индикаторе которого отображается сигнатура - результат проверки логических блоков. Коммутатор 8 предназначен для коммутации входной информации с информационным входом сигнатурного анализатора 7. Здесь возможны два режима ОС-КС или КПТ, При единице на третьем входе (ОС-КС) блока 8 на информационный вход сигнатурного анализатора 7 информация поступает с выхода мультиплексора 13, при единице на четвертом входе (КПТ) блока 8 с входа 1 Блок 9 магистральных коммутаторо предназначен для подключения входны и выходных каналов проверяемого уст ройства через вход-выход 17 устройс ва с блока 4, в котором хранятся тест-программы, и через мультиплексор 13 с информационным входом сигн турного анализатора 7. Триггер 10 предназначен для хранения признака окончания теста, кот рый поступает из блока 4. Регистр 11 коммутации предназначен для хранения програглмы коммутации, записываемой первым кадром xetj программы из блока 4. Информационны входы регистра 11 соединены с выходами блока 4. Регистр 12 каналов предназначен для хранения количества каналов в проверяемом устройстве, которое записывается вторым кадром тест-программы из блока 4. Инфо1 1ационные входы регистра 12 соединены с выходами блока 4. Мультиплексоры 13 и 14 предназна чены для организации потоков информации с выходов проверяемого устрой ства в один поток, который с выхода мультиплексора 13 поступает на информационный вход сигнатурного анализатора 7. Схема 15 сравнения предназначена для сравнения содержимого счетчика 6 каналов и регистра 12 каналов. Устройство работает в следующих режимаж: СХ:, КС, КПТ. ПервЕлй |}ежим может быть как од ночньаи), так и циклическим. В режиме одиночной общей сигнатуры входные сигналы 59 и 60 должны задавать следующие положения: 59 - ОС, 60 - Одиночный, вход блока 8 - ОС-КС. Так как в блоке 4 обычно хранится: несколько тест-программ, то перед запуском устройства надо на адресный вход 16 устройства подать адрес начала тест-программы для данного проверяемого устройства. Сигналом Пуск блока 1 управления сигнал с выхода формирователя 23 одиночного импульса сбрасывает в нулевое состояние счетчик 28 состояний, регистр 11 и 12, пройдя через элемент 40 ИЛИ, сбрасывает триггер 20, пройдя через элемент 38 ИЛИ триггер 10 и триггер 24, пройдя через элемент 36 ИЛИ, - счетчик 6 каналов, этот же сигнал, пройдя элементы 41 и 39, записывает в регистр 2 адреса и счетчик 3 адреса код адреса А, с которого в блоке 4 начинается тест-программа. Этот же сигнал при совпадении с ТИ, поступившим с генератора 19 тактовых импульсов, устанавливает в единичное состояние триггер 24. С прямого выхода триггера 24 1 поступает на второй вход элемента И 27, а с инверсного выхода О поступает на разрешающий вход мультиплексора 21, на прямети выходе которого формируется 1 {так как нулевой информационный вход мультиплексора 21 соединен с 1), которая поступает на третий вход элемента И 27, тем самым разрешая прохождение ТИ на счетный вход счетчика 28 сос тояний, и на разрешающий вход дешифратора 25, запрещая его работу. На инверсном выходе мультиплексора 21 формируется О, который поступает на разрешающий вход дешифратора 26 управляивдих сигналов, разрешая его работу, в результате на его выходе О (43 выход блока 1 управления) формируется 1, которая поступает на счетный вход С1 регистра 2 адреса , устанавливая в нем адрес R+l, и на вход разрешения записи регист-г ра 11 коммутации, записывая в него программу коммутации из блока 4 Таким образом, вьиюлняется 90 оператор алгоритма (сям, фиг. 3) работы устройства. Так как не только нулевой информационный вход мультиплексора 21 подключен к 1, но и первый, второй и третий.входы, то блок 1 управления последовательно проходит все состояния до 94 включительно. При этом выполняется 91, 92 и 93-й операторы в соответствии с алгоритмом. При выполнении 91-го оператора сигнал с выхода 51 блока 1 управления поступает на счетный вход С1 счетчика 3 адреса. В результате в нем устанавливается адрес А+1, по которому в блок 4 записано количество каналов в проверяемом устройстве. При выполнении второго оператора сигнал с выхода 44 блока 1 управления поступает на вход записи регистра 12 каналов, записывая в него количество каналов в проверяемом устройстве. При выполнении третьего оператор сигнал с выхода 46 блока 1 управления поступает на второй вход сигнатурного анализатора 7, подготавливая его к работе, и через элемент 38 на Е вход триггера 10 и установочные входы регистров 11 и 12. После окончания выполнения 93-го оператора, который заканчивается за писью в счетчик 28 состояний четвер того ТИ, анализируется четвертый вхо мультиплексора 21, на который поступает сигнал с выхода мультиплексора 14. Так как на первый вход мул типлексора 14 поступают сигналы с регистра 11 коммутации, а счетчик 6 каналов находится в нулевом состоянии, то при выполнении четвертого оператора анализируется нулевой канал проверяемого устройства. Нуль в нулевом разряде регистра 11 коммутации соответствует входу/ единица - выходу проверяемого устройств.а . Если нулевой канал у проверяемого устройства вход, то мультиплексор 13 закрыт, на четвертом входе мультиплексора 21 - 1, счетчик 28 переходит в пятое состоя ние и выполняется пятый оператор. Если нулевой канал у проверяемого устройства выход, то мультиплексор 13 открыт, на четвертом входе мультиплексора 21 О, счетчик 28 переходит, в восьмое состояние и выполняется восьмой оператор. ПРИ выполнении пятого оператора сигнал с выхода 48 блока 1 управления поступает на счетный вход счетчика 6 каналов, записывая в него единицу. Счетчик 6 каналов выбирает следующий по порядку разряд регистра 11 коммутации и магистральный коммутатор 9 следующего канала. В шестом состоянии анализируется результат сравнения схемой 15 сравнения содержимого счетчика 6 каналов и регистра 12 каналов. В случае их равенства на шестой вход мультиплексора 21 поступает 1 и блок 1 управления переходит вседьмое состояние. Если нет, т.е, анализируется не последний канал, то на шестой вход мультиплексора 21 посту пает О и блок 1 управления возвра щается в четвертое состояние, в котором анализируется на вход или выход следующий по порядку канал. Если следующий по порядку канал оказался выходом (на первом входе мультиплексора 14 О), то устройство переходит в восьмое состояние и выполняется восьмой оператор. При выполнении восьмого оператора сигнал с выхода 51 блока 1 управления поступает на счетный вход счетчика 3 гщреса, переводит следующее состояние, которое соответствует адресу А+2, по которому в блоке 4 записан первый кадр теста, который через блок 9 коммутаторов и выход 17 поступает на проверяемое устройство. Одновременно этот сигнал устанавливает в единичное состояние триггер 20, который разрешает прохождение ТИ через элемент И 22 на первый вход сигнатурного анализатора 7. С приходом первого ТИ на сигнатурный анализатор 7 начинается формирование сигнатуры. Ответная реакция проверяемого устройства на первый кадр теста с первого канала (считаем нулевой ка- нал вход, первый канал - выход) через первый вход мультиплексора 13 поступает на четвертый вход сигна° турного анализатора 7. В девятом состоянии анализируется состояние триггера 10, в котором из блока 4 записывается признак окон чания теста. Если тест кончился, то на нулевом выходе триггера 10 уста навливается 1 и блок 1 управления переходит в десятое состояние. Если тест не кончился, то на нулевом выходе триггера 10 остается О и блок 1 управления переходит снова в восьмое состояние. Второе выполнение восьмого оператора происходит, как ив первом случае. Счетчик 3 адреса переводится в последующее состояние, которое соответствует адресу А+3, по которому записан второй кадр теста, который тем же путем поступает на проверяемое устройство. Сигнал на триггер 20 подтверждает его единичное состояние, хотя поступление ТИ на сигна турный анализатор 7 не прекращалась. Ответная реакция проверяемого устройства на второй кадр теста .также поступает на четвертый вход сигнатурного анализатора 7. Затем опять выполняется девятый оператор. И если тест не кончился, то устройство поочередно переходит из восьмого состояния в девятое, а из девятого в восьмое, пока не кончится тест.Все это время формируется сигнатура этого канала. В последнем кадре теста, в разряде отведенном для признака конца теста, записывается единица, которая при считывании последнего кадра теста из блока 4 переписывается в триггер 10. Это приводит к тому, что

,блок 1 управления переходит в десятое состояние.

При вьшолненни 99-го оператора сигнал с девятого выхода дешифратора 26 управляющих сигналов через зл&лен ИЛИ 39 и 40 поступает на вход записи счетчика 3 адреса, переписав в него содержимое регистра 2 адреса (адрес А+1), и сбрасывает триггер 20, запретив поступление ТИ на сигнатурный анализатор 7, в результате прекращается формирование сигнатуры.

В десятом (100-й оператор) состояНИИ анализируется шестой вход блока 1 управления (59), на котором устанолено положение ОС,при котором на вхо де 59 уровень 1, , В одиннадцатом ( 101-й оператор) состоянии, как и в шестсш анализируется результат сравнения содержимого сгчетчика 6 каналов и регистра 12 каналов. В случае их равенства на одиннадцатый вход мультиплексора 21 поступает 1 и управления, выполнив 101-й оператор, переходит в 12-е состояние (102-й оператор). Если содержимое не , т.е. анализировался не последний канал/ то на одиннадцатый вход мультиплексора 21 поступает О и блок 1 управления воз;вращается в пятое состояние.

При выполнении 95-го оператора в счетчик 6 каналов записывается еще одна единица, тем выберется по входу мультиплексора 14 следующий разряд регистра 11 коммутации, а по входу мультиплексора 13 магистральный коммутатор 9 следующего канала.

В шестом состоянии (оператор 96) опять анализируется выход схемы 15 сравнения. И если это не последний канал, т.е. СТС j G 12 (см.фиг. 3), то блок 1 управления переходит в четвертое состояние, в котором анализируется второй канал, согласно записанному к этсму моменту количеству икшульсов в счетчик 6 каналов .

Есл|1 второй канал окажется входом (1 на втором входе мультиплексора 14), то блок 1 управления последовательио проходит состояние пятое и шестое (95-й и 96-й операто1«) и опять анализируется выход мультиплексора . 1 4 , сигнал на выходе которо го уже соо гветствует коммутаций третьего канала и т.д.

Если второй канал окажется выходом (О на втором входе мультиплексора 14), то блок 1 управления переходит в восьмое состояние и, аналогично первому каналу, поочередно выполняется 98-й операторг проходя через 99-й оператор. В результате продолжается Формирование сигнатуры, так как на сигнатурный анализатор

начнут поступать ТИ и ответные реакции проверяемого устройства на последовательность тестовых кадров.

С приходом последнего кадра, в котором записан признак конца теста, блок 1 управления выполняет 99-й оператор, в результате содержимое регистра 2 адреса опять переписывается в счетчик 3 адреса и прекращается подача ТИ на сигнатурный анализатор 7.

Далее устройство продолжает работать аналогично указанному, поочередно анализируя каналы проверяемого устройства и при обнаружении выхода, подавать на входы проверяемого устройства тест, а ответную реакцию этого выхода подавать на четвертый вход сигнатурного анализатора 7.

Если в проверяемое- устройстве последний канал - вход, то блок 1 управления, перейдя в шестое состоАние (96-й оператор), выполняет шестой оператор при выполнении которог на выходе 47 блока 1 управления 1)рмируется сигнал Стоп который, поступая на третий вход сигнатурного анализатора 7;, заканчивает формирование общей cfirttafypa для всех выходов проверяемого устройства. Сигнатура высвечивается на индикаторе. Сигнал с выхода 49 блока 1 управлений поступает на счетчик 6 каналов и устанавливает его в нулевое состояние.

Из седьмого состояния устройство переходит в двеиаДца1;ое (102-й оператор) , при котором анализируется состояние седьмого входа (60), котр1№ий соединен с выходом 49 мультиплексора 21. С входа 60 в положении ОДИНОЧНА на вход блока 1 управлеиия подается 1. При выполнении 102-го оператора сигнал с двенадцатого выхода дешифратора 26 управляющих сигналов поступает на триггер 24 и устанавливает его в нулевое состояние, запрещая прохождение следующего ТИ иа счетчик 28 состояний. Устройство останавливается.

Бели в проверяемом устройстве последний канал выход, то управления, перейдя в одиннадцатое состояние (101-й сяератор), выполняет оператор 101-й. при выполне- НИИ которого, как и оператора, на выходе 47 блока 1 управления формируется сигнал Стоп, который, поступая на третий вход з гнатурHoroL анализатора 7, заканчивает формирование оСйцей сигнатуры для всех выходов проверяемого устройства. Сигнатура высвечивается иа индикаторе. Сигнгш с выхода 49 блока 1 управления поступает на счетчик 6 каналов и устанавливает его в нулевое состояние. В двенадцатом состоянии (оператор102-й) анализируется сигнал 60 как указано, поэтому после вьшолнения 102-го оператора устройство ос навливается. На этсм режим заканчи вается. В режиме циклической общей сигн туры входные сигналы должны иметь следующие значения: 59 - ОС, 60 Циклический, вход блока 8 - ОС-К После подачи сигнала Пуск на блоке 1 управления устройство рабо тает, как и в пр.едьадущем режиме,до двенадцатого состояния (оператор 102-й), при переходе, в которое ан лизируется сигнал 60, блок 1 управл ния переходит в третье состояние (оператор 93-й) , так как на входе 60 блока 1 управления подается О Затем, начиная с 93-го оператора, устройство работает, как и в преды дущем режиме. Каждый раз после выполнения 101-го оператора полученная сигнатура высвечивается на индикаторе. Если на входе 60 присутствует сигнал Одиночный циклический режим прерывается и устройство останавливается, а на индикаторе сигна турного анализатора 7 высвечивается сигнатура проверяемого устройства. В режш-(е КС входные сигналы должны иметь следукадие значения: 59 - КС, 60 - Циклический, вход блока 8 - ОС-КС. В этом режиме снимаются сигнатуры каждого выходного канала проверяемого устройства в отдельности. Переход от одног выходного канала к следующему производится подачей сигнала О на вход 54 блока 1 управления. После набора адреса начала тест программы и подачи сигнала Пуск на блоке 1 управления устройство работает до десятого состояния, как и в двух предыдущих режимах. При переходе в десятое состояние (оператор 100), в котором анализируется сигнал 59, блок 1 управлени переходит в тринадцатое состояние, так как на вход 59 блока 1 управления подается О. При выполнении оператора 103-го на выходе 47 блока 1 управления формируется сигнал Стоп который поступая на третий вход сигнатурного анализатора 7, заканчивает формирование сигнатуры первого канала - выхода проверяемого устройства. .Эта сигнатура высвечивается на индикаторе сигнатурного анализа тора 7. Если к моменту окончания выполн ния оператора 103-го на входе 54 находится нуль, то из состояния 14 блок 1 управления переходит в две- надцатое,состояние (оператор 102), затем в тре-тье состояние (оператсф 93); затем на операторы 94, 98, 99, 98, 99, 98, 99, 98, 99,,,100, 103. После выполнения оператора 103 на индикаторы сигнатурного анализатора 7 высветится сигнатура того же канала, так как содержимое счетчика 6 каналов не изменилось. Так продолжается до тех пор, пока сигнал 54 единица. Блок 1 управления поэтому переходит в пятнадцатое .состояние (оператор 105), а затем в одиннадцатое (оператор 101). Если предыдущий канал не последний, то устройство последовательно проходит операторы 95, 96, 94, 95, 96, 94 и т.д., пока не встретится канал - выход, с которого надо получить сигнатуру. Если такой каНсШ встретится, то после оператора 94 устройство поочередно переходит из оператора 98 в 99 до окончания теста. После окончания теста устройство проходит операторы 100, 103 (высвечивание сигнатуры этого канала ВЫХОД), 104 (сигнал 54 нуль), 10, 93, 94, 98, 99...98, 99, 100, 103 (второе высвечивание сигнатуры этого же канала - выход), 104 (сигнал 54 нуль) 105, 101 (канал последний), . 102, 93, 94 и т.д. В этсяч случае, когда последним каналом является канал-выход, блок 1 управления автси атически переходит к повторному снятию сигнатуры с первого каналавыхода. А затем после каждого появления на входе 54 единицы можно получить повторно сигнатуру всех каналоввыходов. Если в проверяемся устройстве последний канал - это канал-вход, то блок 1 управления из состояния 6 пройдет операторы 97, 102, 93, 94 и т.д., дойдет до первого канала выхода и снимает повторно сигнатуру с этого канала. Затем после каждого Появления на входе 54 единицы можно -получить повторно сигнатуры всех ка:нгшов - выходов. Чтобы прервать работу устройства, надо тумблер подать на вход 54 нуль, т.е. положение Одиночный. Циклический режим прервется и устЕ ойство остановится, а на индикаторе сигнатур ;ного анализатора 7 высветится сигнатура последнего канала. В режиме КПТ входные сигналы должны йалеть следующие значения: 59 - КС, 60 - Циклический, вход блока 8 - КПТ. В этом рекиме снимаются сигнатуры с произвольных точек проверяшлого устройства, когда на входы проверяемого устройства подается тест-программа. Так как в этом режиме инфор)Мация поступает на четвейт.ый сигна турйЬго анализатора 7 с входа 18, то для получения сигнатур с внутрен-i

них точек проверяемого устройства достаточно обеспечить многократную подачу тест-просрамм на входы проверяемого устройства. Поэтому в этом режиме устройство работает так же, Kak и режиме канальной сигнатуры, когда снимается многократная сигнатура с одного какого-либо канала-выхода.

После набора адреса начала тестпрограммы надо подать сигнал Пуск блока 1 управления. Теперь, касаясь концом щупа (вход 18 устройства) точек на проверяемом устройстве, мож59 60

но снимать с них сигнатуры, которые высвечиваются на индикаторе сигнатурного анализатора 7.

Таким образом, устройство благодаря ПЗУ для хранения тестов, а не перфолент, значительно упростилось по сравнению с устройством-прототипом. Отпала необходимость в ФСМ, алфавитно-цифровой клавиатуре, блоке ввода - вывода, двух блоках памяти. Использование сигнатурного анализатора .позволило исключить

дисплей.

IВ

D

F

Н