Устройство для изучения морфологии иностранного языка Советский патент 1988 года по МПК G09B19/06 

(Л

с

Изобретение относится к вычислительной технике и может быть использовано для автоматизации процесса обучения иностранному языку. Цель изобретения - расширение функциональных возможностей за счет предъявления изучаемой информации со сведениями из грамматики в порядке, предусмотренном учебной программой, и повышение быстродействия. С этой целью в устройство, содержащее блок 1 ввода данных, блок 13 памяти, элементы И, 8, 9, элемент ИЛИ 4, блок 5 отображения и буферный регистр 2, введены регистры 10, 11, сумматор 12, регистр 15 слов, генератор 7 тактовых импульсов и триггер 3. I ил. с (О

ел

о

ел

Изобретение относится к вычислительной технике и может быть использовано для автоматизации процесса обучения иностранному языку.

Цель изобретения - расширение функциональных возможностей за счет предъявления изучаемой информации со сведениями из грамматики в порядке, предусмотренном учебной программой, и повышение быстродействия.

На чертеже представлена схема устройства.

Устройство содержит блок 1 ввода данных, буферный регистр 2, триггер 3, элемент ИЛИ 4, блок 5 отображения, схему 6 сравнения, генератор 7 тактовых импульсов, элементы И 8 и 9, регистры 10 и 11, сумматор 12, блок 13 памяти, вход 14 логического нуля, регистр 15 слов и схему 16 сравнения.

Устройство работает следующим образом.

Для включения устройства обучаемый подает соответствующую команду при помо- ши блока 1 ввода. При этом на выходе блока 1 ввода формируется импульс, который, пройдя через элемент ИЛИ 4 на второй вход триггера 3, устанавливает его в состояние логического нуля. Тот же импульс, поступив на входы регистров 10 и 11, вызывает запись в них кодов чисел соответственно О и N4-1, где N + 1 - количество ячеек блока 13 памяти в каждой из которых хранится условная единица учебной информации.

Содержимое регистра 10 подается на входы схемы 6, а также на вход сумматора 12, на второй вход которого поступает код, записанный в регистр 11. В результате на выходе сумматора 12 появляется код числа N-H. Однако благодаря подключению выхода сумматора 12 к входу блока 13, а также к входам схемы 6, регистров 10 и 11 со сдвигом на один разряд на входы указанных узлов поступает код числа, равного , где квадратные скобки означают целую часть числа заключенного в них. Подача на вход блока 13 кода числа вызывает считывание из него содержимого ячейки с данным адресом. Каждая ячейка блока 13 имеет разрядов, причем первые k разрядов служат для хранения кода одного слова на первом языке. В остальных разрядах содержится код учебной информации, соответствующей данному слову первого языка и подлежащей выдаче обучаемому в ответ на ввод в устройство соответствующего слова первого языка. Кроме перевода данного слова на второй язык, выдаваемая обучаемому информация содержит подлежащий усвоению грамматический материал.

0

5

0

5

0

5

Ячейки блока 13 памяти заполняются таким образом, чтобы в ячейке с большим адресом k, первых разрядов содержали слово с больщим значением кода. П-ри считывании информации из блока 13 она заносится в регистр 15, содержимое первых k разрядов которого подается на вход схемы 16 сравнения.

В таком состоянии устройство остается до тех пор, пока обучаемый при помощи блока 1 ввода не занесет в регистр 2 код произвольного слова на первом языке. С выхода регистра 2 названный код подается на вход блока 5 отображения, на экране которого воспроизводится введенное слово, а также на вход схемы 16 сравнения. Если код введенного слова совпадает с кодом, поданным на первый вход схемы 16 сравнения, то на ее первом выходе будет сформирован сигнал высокого уровня. Этот сигнал, придя на вход блока 5 отображения, вызывает воспроизведение на его экране учебной информации, соответствующей введенному обучаемым слову, код которой поступает на второй вход блока 5 отображения с выходов k-fl-ro и Е-го разрядов регистра 15.

В противном случае обучаемый подает команду «Поиск при помощи блока 1 ввода, на выходе которого появляется при этом импульс, устанавливающий триггер 3 в состояние логической единицы. Сигнал с выхода триггера 3 запускает генератор 7 тактовых импульсов. Импульс с выхода генератора 7 подается на входы элементов И 8 и 9. Один из элементов И 8 или 9 оказывается к этому времени открытым сигналом, который подается на его вход с соответствующего выхода схемы 16 сравнения.

Так, если код слова, поданного на вход схемы 16 сравнения с выходов К первых разрядов регистра 15, меньше поданного

0 на ее второй вход кода слова, введенного обучаемым, то на выходе схемы 16 сравнения оказывается сигнал высокого уровня, открывающий элемент И 8. В случае обратного соотношения кодов, поданных на входы схемы 16 сравнения, на ее

5 выходе будет сформирована логическая единица, открывающая элемент И 9. Через открытый элемент И тактовый импульс подается на вход регистра 10 или регистра 11, в который при этом записывается код, поданный на его вход с вы хода сумматора 12. Так под действием первого тактового импульса в регистр 10 или соответственно регистр 11 будет записан код

числа . В результате на выходе сумматора 12 будет выдан код числа или соответственно Вследствие подключения выхода сумматора 12 к входу блока 13 со сдвигом на один разряд из блока 13 при этом считывается информация,

3(N+l)i

V- d/ LJt VJlVt

соответственно -.

Дальнейший порядок работы устройства аналогичен рассмотренному. Поиск перевода прекращается в том случае, когда одно

рого соединен с информационным выходом блока ввода данных, отличающееся тем, что, с целью расширения функциональных возможностей за счет предъявления изучаехраняшаяся в ячейке с адресом 7 1 s информации, со сведениями из грамматики в порядке, предусмотренном учебной программой, и повышения быстродействия, в него введены два регистра, сумматор, регистр слов, генератор тактовых импульсов и триггер, единичный вход которого соедииз считанных из блока 13 памяти слов совпа- Ю нен с установочным выходом блока ввода дает со словом, введенным обучаемым. Тогда сигнал высокого уровня, сформированный на выходе схемы 16 сравнения, пройдя на вход блока 5, обеспечивает воспроизведанных, выход разрешения записи которого соединен с первым входом элемента ИЛИ и с входами записи первого и второго регистров, нулевой вход триггера соединен с

25

дение на его экране учебной информации, .j выходом элемента ИЛИ, второй вход которо- подлежащей изучению.

Однако возможна ситуация, когда искомое слово в блоке 13 отсутствует. Нетрудно убедиться, что это приводит к положению, когда на т-ом шаге поиска (где т loggN - -1) в регистрах 10 и 11 оказываются входы, различающиеся на единицу, причем меньший из них (обозначим его М) находится в регистре 10. Тогда содержимое регистра 11 равно М+1- Код на выходе сумматора 12 равен 2М+1. Но на

вход схемы 6 поступает код | - + . Таким образом,

коды на входах схемы 6 равны и на ее выходе будет сформирован сигнал высокого уровня, который, пройдя через элемент ИЛИ 4, поступает на вход триггера 3, который сбрасывается в состояние логического нуля, что влечет за собой выключение генератора 7 тактовых импульсов. Кроме того, сигнал, появляюшийся на выходе схемы 6, проходит на вход блока 5 отображения, в результате чего на экране последнего появляется сообщение о том, что морфология введенного обучаемым слова

го и вход признака несоответствия блока отображения соединены с выходом первой схемы сравнения, выход триггера соединен с входом запуска генератора тактовых импульсов, выход которого соединен с первыми

20 входами первого и второго элементов И, выходы которых соединены с синхронизирующими входами первого и второго регистров соответственно; выход первого регистра соединен с первым входом первой схемы сравнения и с входом первого слагаемого сумматора, вход второго слагаемого которого соединен с выходом второго регистра, выходы разрядов сумматора, кроме младшего, соединены со сдвигом на один разряд в сторону младшего с входами

30 разрядов адресного входа блока памяти, второго входа первой схемы сравнения и информационных входов первого и второго регистров, входы старших разрядов адресного входа блока памяти, второго входа первой схемы сравнения и информационных

зс ВХОДОВ первого и второго регистров соединены с входом логического нуля устройства, выход блока памяти соединен с входом регистра слов, выходы разрядов кода слова которого соединены с первым входом второй схемы сравнения, выходы остальных разрябыть изучена.

Формула изобретения

при помощи данного устройства не может 40 дов соединены с первым информационным

входом блока отображения, второй информационный вход которого и второй вход второй схемы сравнения соединены с выходом буферного регистра, вход разрешения воспроизведения блока отображения соединен с вы- ходом «Равно второй схемы сравнения, выходы «Меньше и «Больше которой соединены с вторыми входами первого и второго

Устройство для изучения морфологии иностранного языка, содержащее блок ввода данных, блок памяти, два элемента И, элементы ИЛИ, схемы сравнения, блок отображения и буферный регистр, вход котоэлементов И соответственно.

нен с установочным выходом блока ввода

данных, выход разрешения записи которого соединен с первым входом элемента ИЛИ и с входами записи первого и второго регистров, нулевой вход триггера соединен с

выходом элемента ИЛИ, второй вход которо-

выходом элемента ИЛИ, второй вход которо-

го и вход признака несоответствия блока отображения соединены с выходом первой схемы сравнения, выход триггера соединен с входом запуска генератора тактовых импульсов, выход которого соединен с первыми

входами первого и второго элементов И, выходы которых соединены с синхронизирующими входами первого и второго регистров соответственно; выход первого регистра соединен с первым входом первой схемы сравнения и с входом первого слагаемого сумматора, вход второго слагаемого которого соединен с выходом второго регистра, выходы разрядов сумматора, кроме младшего, соединены со сдвигом на один разряд в сторону младшего с входами

разрядов адресного входа блока памяти, второго входа первой схемы сравнения и информационных входов первого и второго регистров, входы старших разрядов адресного входа блока памяти, второго входа первой схемы сравнения и информационных

ВХОДОВ первого и второго регистров соединены с входом логического нуля устройства, выход блока памяти соединен с входом регистра слов, выходы разрядов кода слова которого соединены с первым входом второй схемы сравнения, выходы остальных разрядов соединены с первым информационным

элементов И соответственно.