(21)2575197/24-09
(22)06.02.78
(31)766369
(32)07.02.77
(33)US
(46) 07.06.88. Бюл. № 21
(71)Интернэшнл Стандарт Электрик Корпорейшн
(72)Кеннет Фрэнк Джискен (US) и Джон Майкл Коттон (ОВ)
(53)621.395.658 (088.8)
(56)Прагер Э., Трика Я. Электронные телефонные станции. М.: Связь, 1976, с.118.
(54)УСТРОЙСТВО ДЛЯ ВРЕМЕННОГО ПЕРЕКЛЮЧЕНИЯ
(57)Изобретение относится к системам телефонной связи с временным уплотнением. Цель изобретения - увеличение числа коммутируемых трактов. Устр-во содержит блок 1 синхронизации, запоминающий блок 2, п дешифраторов ,, Вновь введены последовательно-параллельный регистр 4, п блоков 5,-5„ задержки, каждый из к-рых содержит последовательно соединенные ключевой блок 6 и регистр 7 сдвига. Блок 6 содержит эл-ты И 8-10, инвертор 11 и эл-т ИЛИ 12. Входной сигнал поступает на 2-е входы блоков . Задержка сигнала селективно изменяется путем включения соответствующего блока 6,-6 по программе блока 2, к-рый содержит адреса точек входного сигнала в заданном и изменяемом порядке. Блок 2 синхронизируется блоком 1 для одновременной работы блоками 5,-5,. Выбранный сигнал подается к регистру Z. 2 ил.
I
(/
С
| название | год | авторы | номер документа |
|---|---|---|---|
| Мажоритарное устройство обработки аналоговой информации | 1988 |
|
SU1737775A1 |
| Устройство для контроля телефонных линий | 1990 |
|
SU1793557A1 |
| Программируемая линия задержки | 1986 |
|
SU1406753A1 |
| Система для передачи хронометрической информации | 1984 |
|
SU1251152A1 |
| Многоканальный коммутатор | 1988 |
|
SU1541764A1 |
| Устройство магнитной записи сигналов цифровой информации | 1983 |
|
SU1157566A1 |
| Многофункциональное устройство для логической обработки бинарных изображений | 1983 |
|
SU1136179A1 |
| Многоканальный коммутатор | 1991 |
|
SU1780182A1 |
| Матричный коммутатор | 1985 |
|
SU1309294A1 |
| Устройство для тестового контроля логических узлов | 1991 |
|
SU1837297A1 |
0yf.f
Изобретение относится к системам телефонной связи с временным уплотнением.
Цель изобретения - увеличение числа коммутируемых трактов.
На фиг.1 приведена структурная электрическая схема устройства для временного переключения; на фиг.2 - структурная электрическая схема клю- чевого блока.
Устройство для временного переключения содержит блок 1 синхронизации, запоминающий блок 2, п дешифраторов ,последовательно-парал- лельный регистр 4, п блоков 5,-5, задержки, п ключевых блоков 6,-&„, п регистров 7,-7„ сдвига.
Ключевой блок содержит первый 8, второй 9 и третий 10 элементы И, ин- вертор 11 и элемент ИЛИ 12,
Устройство для временного переключения работает следующим образом.
Входной сигнал поступает на вторы входы ключевых блоков 6,-6,. Задержк сигнала селективно изменяется путем |включения соответствующего ключевого блока 6,-6f| по программе запоминаю- щего блока 2, который содержит адреса точек входного сигнала в заданном и изменяемом порядке. Путем выборки адресов входного сигнала из запоминающего блока 2 на соответствующие вторые входы ключевых блоков вводятся сигналы, а с соответствующи вторых выходов ключевых блоков 6,-6„ снимаются.
Запоминающий блок 2 синхронизируется блоком 1 для одновременной работой блоками 5.,-5fj задержки, приче выбранный сигнал подается к последовательно-параллельному регистру 4.
С выходов последовательно-параллельного регистра 4 сигнал подается на дещифраторы 3,-3„, которые осу- сцествляют управление включением соответствующего ключевого блока 6,-6„. При открывании ключевого блока 6,-6 происходит запись информации в соот- ветствующий регистр 7, -7 сдвига.
Ключевые блоки 6, -6 работают следующим образом.
Управляющий сигнал поступает на управляющий вход ключевого блока , на первые входы второго 9 и третьего 10 элементов И и при нали
чии сигнала на втором входе ключевого блока 6(-6 сигнал поступает через элемент ИЛИ 12 на первый выход ключевого блока 6,-6ц.
Одновременно данный сигнал запрещает -через инвертор 11 работу первого элемента И 8. При наличии сигнала управления на управляющем входе ключевого блока b,-6j, и наличии сигнала на первом его входе сигнал выводится через второй, элемент И 9 на второй вход ключевого блока 6,-6.
Формула изо
р е т е н и я
Устройство для временного переключения, содержащее последовательно соединенные блок синхронизации и запоминающий блок, а также п дешифраторов, отличающееся тем, что, с целью увеличения числа коммутируемых трактов, введены последовательно-параллельный регистр и п последовательно соединенных блоков задержки, каждый из которых содержит последовательно соединенные ключевой блок и регистр сдвига, при этом вторые входы ключевых блоков соединены между собой, вторые выходы ключевых блоков соединены между собой, а управляющие входы ключевых блоков - с выходами соответствующих дешифраторов, входы которых соединены с соответствующими выходами последовательно-параллельного регистра, вход которого соединен с выходом запоминающего блока, при этом каждый ключевой блок содержит последовательно соединенные первый элемент И и элемент ИЛИ, выход которого является выходом ключевого блока, а также второй и третий элементы И, первые входы которых .соединены между собой и подключены к входу инвертора и являются управляющим входом ключевого блока, выход инвертора соединен с первым входом первого элемента И и является первым входом ключевого блока, выход третьего элемента И соединен с вторым входом элемента ИЛИ, причем вькод второго элемента И и второй выход третьего элемента И являются соответственно вторыми выходом и входом ключевого блока.
Sf
фи.2
